第一次用ADS做振荡器仿真的人十有八九会在第一步就卡住——明明照着别人的电路图摆了一堆电感电容和管子跑瞬态波形却是一条死寂的平线你以为是自己原理图错了折腾半天发现人家在关键节点藏了一个“启动脉冲”而这个细节从来没人写进教程。交叉耦合VCO是锁相环和频率源里绕不开的经典拓扑ADS2020的谐波平衡仿真又是验证它的标准流程我在这套链路里前前后后踩了无数坑今天把从原理图搭建到相位噪声分析的完整流程和排查思路一次讲清楚。这篇东西适合刚接触射频仿真、准备做PLL或者频率源的工程师也适合已经调了几版电路但相位噪声始终下不去的朋友对照自查。1. 交叉耦合VCO到底赢在哪里负阻补偿、差分抑制与相噪公式1.1 负阻的直觉理解不是“制造能量”而是“抵消损耗”很多教程一上来就堆公式把交叉耦合说得神乎其神。我的理解很简单LC谐振腔本身是有损耗的等效成一个并联电阻这个电阻在不停地消耗能量。普通放大器要维持振荡得靠正反馈不断补能量交叉耦合对则是呈现出一个“负电阻”从数学上把谐振腔里的正电阻抵消掉能量损耗变小了振荡自然就维持住了。为什么说交叉耦合对的输入阻抗是负的你看M1、M2两个管子M1栅极接M2漏极M2栅极接M1漏极交叉一接差模信号看到的跨导是正的但反馈到输入端时相位反了就等效成一个负阻。理想情况下差模输入阻抗的实部约等于-2/gm。负阻绝对值越大“抵消损耗”的能力越强起振就越容易。用大白话打比方LC槽路像一辆在平路上滑行的自行车轴承摩擦和风阻一直在让它减速这就是损耗电阻交叉耦合管像是每隔几秒在背后轻轻推一把的人只要你推的力比摩擦耗掉的力大车速就不会掉下来甚至越跑越快直到非线性能量平衡。1.2 差分结构为什么对相位噪声友好单管共栅或者共基振荡器不是不能用但交叉耦合VCO在高性能锁相环里能笑到最后靠的是差分架构带来的两个收益。第一是共模抑制。电源线上的噪声、地弹、衬底耦合噪声在完全对称的差分电路里会以共模形式出现理论上不会转换成差模信号也就不会直接注入振荡回路。ADS仿真里你常常能看到单端考毕兹振荡器在1MHz频偏处可能是-95dBc/Hz而同样的谐振腔和电流预算对称交叉耦合VCO能做到-105dBc/Hz左右差出来的这10dB很大一部分就是差分结构对共模噪声压制的功劳。第二是波形对称性。完全对称的差分输出其波形正半周和负半周几乎完全一致偶次谐波分量极小。而相位噪声跟波形在过零点附近的变化速率直接相关——波形边沿越陡相同的噪声电压扰动造成的时域抖动就越小。交叉耦合对的尾电流源一旦进入电压限制区管子相当于工作在开关状态输出摆幅可以做得接近电源电压甚至更大波形边沿自然更陡。玩过时域波形的人都懂谐振腔Q值决定波形正弦度交叉耦合对决定边沿速率两者一个管频谱纯度一个管相位抖动。1.3 用Leeson公式反推低相噪设计准则相位噪声绕不开Leeson模型虽然它是经验公式但用来指导设计非常好用L(fm) 10log10( (FkT / 2Psig) × (1 (f0 / (2Q·fm))²) )其中F是噪声系数Psig是谐振回路的信号功率Q是谐振腔有载品质因数fm是频偏。这个公式给出三条低相噪设计路径提高谐振腔Q值提高振荡信号功率降低电路噪声系数。但工程上这三条路全都不是免费的——提高Q值往往意味着牺牲调谐范围提高功率就要增加功耗降低F则要优化管子的尺寸和偏置。交叉耦合结构能成为主流也是因为它能同时在这三条路径上都做到不错的平衡。还有一个常被忽略的点这个公式里的F不是单一管子的噪声系数而是整个环路所有噪声源折算到谐振腔上的等效值。所以交叉耦合对管子的闪烁噪声、尾电流源的噪声、变容管的噪声最后都会叠加到相位噪声曲线上。这也是为什么后文做ADS相位噪声仿真时你不能只看总曲线还要学会拆噪声源贡献。2. ADS2020工程环境准备模型库、单位、变量面板一个都不能少2.1 新建工程时的单位问题比你想的更阴险打开ADS2020第一步File → New → Workspace很多人顺手就点了确定结果画版图时发现所有尺寸都是mil密尔只能自己把单位改回mm或者um。ADS的Workspace单位是全局的影响原理图、版图、EM仿真所有环节最稳妥的做法是在新建时直接选mm或者干脆在创建完成后进入File → Design Parameters里把Unit改成millimeter/um。这个问题在原理图仿真阶段还不容易暴露等你把电路倒进版图再想改单位所有坐标全部错乱那个酸爽谁试谁知道。另一个容易被忽略的是仿真控制器里的时间单位和频偏单位。瞬态仿真TRAN控制器的StopTime默认单位可能是nsec而HB控制器的噪声频偏点默认是Hz如果你填了个频率数组却忘了写单位后缀ADS会按默认单位解析最后出来的相位噪声曲线可能整体漂移。我的习惯是所有参数不管默认值是什么一律把单位后缀写全比如2n、4m、5GHz、1MHz宁可啰嗦也不要让它猜。2.2 没有PDK工艺库这套流程能不能跑能而且新手我很建议先不急着装PDK先用模型库自带的MOS管把流程跑通再切换到实际工艺库。ADS里如果没有外部的TSMC、UMC等PDK可以在Component Library里搜索NMOS会找到一种理想/通用MOS模型给它填上模型参数就能当普通NMOS用。不过你需要知道这种理想模型没有噪声参数相位噪声仿真的绝对值参考意义不大但流程验证和相对对比完全够用。如果你的PDK是像TSMC0.18um RF工艺安装时最容易踩的坑是工艺库路径没有加入ADS的配置文件里。正常流程是把PDK解压后在ADS里通过 DesignKit → Manage Design Kit 添加指定到含有lib.defs的目录。很多人在这一步直接指定到最外层导致打开原理图时所有器件图标都是红色不可用的状态。记得一定要指定到真正包含lib.defs的那一层目录。我见过不少人在没装PDK之前就硬着头皮用理想模型搭电路等PDK装好以后重新调管子尺寸结果之前调优的参数全部作废。正确做法是先把理想模型的拓扑和仿真链路跑通确认起振条件和相位噪声仿真流程都正常再花时间装PDK、迁移器件模型。这样分工明确排错也容易。2.3 用VAR参数面板管理设计变量ADS里要把一个电感值、一个电流值改来改去扫描的时候如果每次都在元件参数里手动改效率非常低。标准做法是拖一个VAR元件到原理图上把所有关键设计变量集中定义VDD1.8 I_tail4m Ld2n Cfix300f Cvar0500f Wn20u Ln0.18u然后在具体元件参数里填变量名比如电感值填Ld管子的Width填Wn。这样做的好处不仅仅是方便扫描更重要的是ADS在谐波平衡仿真里需要有一个明确的参数空间做变量扫描你后续想跑Vtune从0到1.8V的相噪曲线只要在HB控制器里设置Vtune为扫描变量就行。变量名最好用有意义的英文加单位前缀比如Ld代表Drain端的电感Cv代表Varactor电容不要用a、b、c这种名字等一个星期后回来看仿真文件时你会感激自己当时用了可读的命名。3. 原理图搭建和瞬态起振验证连线顺序与启动激励是关键3.1 一个可复现的5GHz交叉耦合VCO初始参数表下面这组参数是我在0.18um CMOS工艺下调出来的起点你可以直接抄进ADS跑第一版然后再根据实际仿真结果调整器件参数初始值备注M1/M2交叉耦合对W/L/m20um/0.18um/8计算负阻的关键Mtail尾电流源W/L/m30um/0.18um/4决定总电流L1/L2漏极电感L2nH差分对称放置中央抽头接VDDCfix谐振固定电容C300fF并联在谐振腔两端Cvar1/Cvar2变容管C200fF~1pFVtune0.6V时约500fF用可变电容模型或变容二极管Vtune调谐电压V0.6V起振验证阶段固定VDDV1.8V电源R_isoVtune隔离电阻R10kΩ防止调谐电压从电感端漏进去谐振频率的估算很简单f ≈ 1/(2π√(Leq·Ceq))。以2nH电感和总谐振电容约500fF为例f约等于5.03GHz刚好落在5GHz附近。这里的Ceq是Cfix、变容管Cvar、管子寄生电容三者的并联值实际仿真时你会发现管子寄生电容会把频率往下拉所以原理图初值通常都不准需要根据瞬态仿真跑出来的实际频率回推再修正。功耗端先算一笔账VDD1.8VI_tail4mA静态功耗7.2mW在5GHz频段这是不奢侈的预算。尾电流源Mtail的栅压需要单独偏置可以通过一个电流镜或者直接给一个理想的Vbias0.8V来设置。相位噪声仿真阶段如果尾电流源的噪声贡献太大还得在源级和地之间加去耦电容或者在Mtail栅极加RC滤波这些后文再说。3.2 连线顺序先把电源偏置打通再搭谐振腔最后交叉耦合很多新手喜欢从输出端开始往前反推连线结果电源和地经常接错。我自己的习惯是按照信号流顺序分步搭第一步放置所有有源器件和电源/地符号。把M1、M2、Mtail放上去先别急着交叉连线。给M1、M2的栅极接上各自的漏极再交叉这句话念起来简单但ADS原理图上很多新手会把栅极接到对面管子漏极这一步漏掉导致变成两个独立的共源放大器跑出来的波形自然不对。M1的栅极接M2的漏极M2的栅极接M1的漏极源极在节点S汇合接到Mtail的漏极。第二步搭谐振腔。把L1、L2对称放置在左右两臂一端接输出节点另一端通过一个理想扼流电感或直接接VDD。在ADS里直接用大电感代替射频扼流圈是常见做法比如RFC100nH如果你后续要用EM联合仿真这个理想RFC最终要靠实际电感或者有源电感替代。在差分两侧各并联Cfix和CvarVtune通过10k欧姆的R_iso接到变容管控制端避免调谐电压被谐振腔射频信号干扰。第三步验证偏置点。先在原理图上加一个DC仿真控制器跑一遍直流通路。重点检查Mtail的VDS是否足够大M1/M2是否工作在饱和区。如果Mtail的宽长比太大导致压降太小管子进入线性区尾电流源就不是理想电流源共模抑制能力会大幅下降。3.3 瞬态仿真验证起振为什么必须给一个启动激励理论完美的LC振荡器在没有任何初始扰动时输出是恒定的直流永远不会起振。真实电路里有热噪声可以作为启动源但ADS瞬态仿真的默认噪声模型通常不会自动注入随机扰动所以你必须手动打破这个平衡。这是“不起振”最最常见的原因。在原理图上找一个谐振节点并联一个脉冲电流源I_Pulse幅度设10mA脉宽设几十皮秒延时可设为0。这个脉冲相当于用手推了一下秋千给谐振腔注入一个初始能量之后脉冲源就退出了振荡器靠负阻维持稳态。脉冲电流源的方向、幅度都不需要太精确但脉宽一定要远小于振荡周期否则会产生额外的频谱分量污染起振过程。TRAN控制器的设置我给一组实践值StopTime 200nsMaxStep 5psInitial Step 1ps200ns在5GHz下是1000个振荡周期足以判断振荡幅度是否稳定到稳态。MaxStep取振荡周期的四十分之一左右5ps在5GHz下大概是周期的四十分之一基本够用如果你要观察波形的过零点细节可以再加密到2ps。仿真跑完以后看输出节点out_p和out_n的时域波形。起振正确的波形应该是一个幅度从小变大、最后进入稳态限幅状态的正弦波。振荡幅度稳定的判据后50ns的峰值包络不再明显增长说明已经进入稳态。如果你的波形是衰减的正弦波先别急着改电路很可能是仿真时长不够谐振腔Q太高导致起振过程太慢。可以尝试延长StopTime到500ns看看趋势如果还是衰减才需要回过去检查负阻裕量。我在调第一版电路时波形一直是衰减的加了脉冲也没用排查了很久。最后发现是M1/M2的W/L取太小gm不够负阻绝对值小于谐振腔等效并联电阻振荡器相当于一个阻尼很高的谐振电路能量每次振荡都在净损耗。把W从10um加到20um之后波形立刻从衰减变成起振。这个经验告诉你起振验证阶段宁可把W/L调大一点先确认拓扑和仿真流程没问题再回过头来做功耗和相噪的折中。4. 相位噪声仿真为什么必须用谐波平衡HB参数如何设4.1 AC噪声分析为什么测不了振荡器的相位噪声很多从低频电路转过来的工程师第一次做振荡器下意识会用AC小信号分析去看噪声结果发现完全得不到有意义的相位噪声曲线。原因不复杂AC噪声分析假设电路工作在线性时不变状态把所有噪声源在一个固定直流工作点上做小信号泰勒展开。可振荡器的工作点是周期时变的它的输出幅度远大于小信号范围并且相位噪声本质上是一种非线性特有现象——幅度扰动会被限制相位扰动却会随机游走。你没法在直流工作点周围用一次线性化去描述振荡器对噪声的响应所以必须用周期稳态仿真把电路的大信号周期解求出来再在这个周期解上做噪声分析。ADS里承担这个任务的是Harmonic Balance谐波平衡仿真。谐波平衡把电路分成线性部分和非线性部分线性部分在频域求解非线性部分在时域求解再通过傅里叶变换沟通两个域迭代出一个完整的大信号周期稳态解。这个稳态解本身就包含各次谐波分量适合描述振荡器非线性限幅后的行为。4.2 从瞬态转HB把时域结果翻译成频域条件当你用瞬态仿真确认起振且幅度稳定之后下一步就是建立HB仿真。我的建议是不要跳步一定要先用瞬态看实际振荡频率再把这个频率写进HB否则HB控制器里给的初始频率偏差太远收敛会很痛苦。一个完整的HB振荡器仿真是这样安排的在原理图里添加HB1Tone控制器把Fundamental频率设为你从瞬态波形FFT里读到的实际振荡频率附近比如5.0GHz。在振荡节点放置OscPortOscillator元件库里的特殊端口它会在你设定的频率范围内自动搜索满足振荡条件的自激频率。OscPort本质上是一个虚拟的测试端口它会向电路注入一个微小的试探信号然后判断这个信号在同频点有没有被环路增益放大到可以自持如果满足就迭代出稳态解。HB控制器的关键参数我给了这样一套起步值参数起步值作用Freq[1]5GHz基波频率接近实际振荡频率Order7谐波阶数振荡器需要3~11阶左右MaxIterations500收敛迭代上限不够再加Oversample2提高频域离散精度抑制混叠UseOscPortYes自动搜索振荡频率Calculate NoiseYes计算噪声数据NoiseCons 频偏点[10kHz, 100kHz, 1MHz, 10MHz]输出相位噪声的频偏列表Order取7的意思是谐波平衡会计算到基波的7次谐波。对LC振荡器来说5次到7次足够描述非线性削波过程太高会显著拖慢仿真速度。如果你用了C类偏置或者波形特别尖锐的电路可以试着把Order加到9或11观察相位噪声结果有没有明显变化如果没有说明谐波阶数已经够了。NoiseCons的频偏点一般按对数间隔设四五个点就够了从10kHz到几十MHz够看到1/f^3和1/f^2两个主要区段。如果后续要做PLL瞬态仿真提取相噪拟合参数最好把频偏点加密尤其在100kHz到1MHz之间加几个点这对锁相环带宽附近的噪声贡献很重要。4.3 相位噪声曲线怎么看识别1/f^3区、1/f^2区和平底HB仿真跑完后在数据显示窗口里新建一个曲线图把数据集中pnmx相关的量拖出来横轴用噪声频偏nmx纵轴单位dBc/Hz。ADS在新版本里一般可以直接看到Phase Noise绘图选项或者用表达式phase_noise(hb)来调用。如果你像我一样习惯手动控制在数据显示窗口里新建一个表达式pnmx(hb, pnmx, 1)这是一条以频偏为横轴的相位噪声曲线。正常LC交叉耦合VCO的相位噪声曲线应该长这样频偏10kHz以内斜率大约-30dB/dec。这是闪烁噪声1/f噪声上变频主导的区域对应Leeson公式里的(1/fm)^3项。频偏100kHz到几MHz斜率大约-20dB/dec。这是器件热噪声通过相位调制机制形成的区域对应(1/fm)^2项也是评估VCO相噪的常用指标区间。更远频偏曲线会慢慢被仿真器的数值底噪或者相噪平台的某个边界拉平比如-150dBc/Hz以下。如果你看到曲线在高频偏处还是持续-20dB/dec下滑可以怀疑仿真设置有问题或者有个强噪声源泄漏到了输出端。给你一组0.18um工艺5GHz交叉耦合VCO的参考值在I_tail4mA、VDD1.8V、Q≈15的谐振腔下1MHz频偏处做到-105到-115dBc/Hz是比较合理的结果。如果实测下来差太多比如只有-90dBc/Hz先不要急着怀疑工艺库大概率是谐振腔Q值太低或者波形削波太严重导致的。4.4 一个常见的HB收敛技巧先用瞬态结果“喂”HBHB不收敛是最常见的现象报错信息往往是一堆电气值没有在误差允许范围内闭合。我自己的经验是按照下面顺序推进先把瞬态仿真得到的输出波形保存下来然后回到HB控制器在Initial condition或者Node Initial Guess里把瞬态最后几个周期的电压值作为初值。ADS里可以通过在HB控制器里指定Transient Initial Condition或者直接用瞬态输出数据集作为初始猜测。更粗暴一点的操作是先把Order降到3算一个宽松解让HB先有个稳定的周期解再把Order升到7重新计算。实测下来这个“先低阶找解、再高阶精算”的方法比直接硬算高阶收敛快得多。5. 避坑清单五类高频翻车现场的完整排查链路5.1 瞬态仿真永远不起振从输出平线到起振的完整排查现象就是开头说的输出是一条平线。完整的排查链路我建议按这个顺序走第一步确认加过启动脉冲。没有脉冲源的热噪声启动在ADS瞬态里通常等于没启动先把I_Pulse放上去再说。第二步看工作点。在DC仿真里查Mtail的VDS和M1/M2的VGS。如果Mtail没工作在饱和区电流源变成电阻源交叉耦合对的偏置点会偏到线性区负阻消失。测出来Mtail的VDS小于0.1V的话把Mtail宽长比稍微降低或者提高栅压让VDS至少大于0.2V。第三步算负阻裕量。用你实际的W/L和偏置估算gm再看谐振腔有载并联等效电阻Rp。起振条件是gm至少大于2/Rp工程上留2到3倍裕量。Rp没法一眼看出来你可以在瞬态仿真里给谐振腔单独串一个小电阻测衰减或者用S参数仿真看Zin的实部。经验做法是先把W加大一倍如果波形开始起振说明原来在负阻裕量边界上。第四步排查仿真时间。高Q谐振腔起振可能很慢200ns不起来就试500ns再看波形趋势。原则上起振速度与负阻裕量正相关与Q值负相关如果波形一直微幅增长但始终没到稳态大概率是仿真时间不够不是电路问题。5.2 HB相位噪声全NaN不收敛的常见原因和解决顺序频谱曲线出得来但相位噪声区域全是NaN或者HB直接报不收敛。我自己遇到的情况基本跑不出这三类基波频率给太偏、谐波阶数不够、没有用OscPort。排查链路第一条确认HB的Freq[1]和瞬态实际振荡频率的偏差不超过10%。交叉耦合VCO的频率受寄生电容影响很大原理图估算的5GHz跟实际振荡频率经常差几百万赫兹到几十兆赫兹你直接写5GHz可能就在收敛边界上。先用瞬态波形做FFT把峰值频率读出来再更新到HB里这是最有效的收敛技巧。第二条把MaxOrder从3试到7再到11观察相位噪声是否稳定。如果高阶时曲线出现剧烈跳变说明某个谐波分量触发了混叠可以把Oversample设成2或4再跑。第三条确认OscPort的方向和位置。OscPort要放在振荡回路上并且从它到地之间必须有一条完整的交流回路。如果放在输出缓冲放大器的后面HB会试图让整个缓冲链路自激收敛就会很痛苦。正确做法是放在谐振腔主节点上缓冲电路单独用S参数或者双端口HB验证。5.3 相位噪声曲线在中频带鼓起一个包从频谱底噪找线索有个现象特别让人困惑相位噪声曲线在100kHz到1MHz之间不是平滑的-20dB/dec下降而是鼓出来一个包。一开始我以为是电路里某个偏置网络产生了谐振峰排查了一圈发现是HB仿真的混叠效应。排查链路把HB仿真的谐波频谱打开看基波附近是否有异常边带。如果某个边带幅度异常高说明频域的离散化点数不够噪声边带发生了混叠折叠。解决方法是把HB控制器里的Oversample加倍或者把MaxSideBand调大。ADS里如果默认只计算到某个阶数的边带超出部分的噪声就会折叠回来形成曲线上的假凸起。还有一种情况是RETune端口或者NoiseCons的频率列表没有覆盖到包的位置导致插值失真这时候把频偏列表加密就能解决。如果调整完仿真设置后发现包还在才需要考虑真实电路问题比如变容管在特定Vtune下和固定电容构成高阻谐振节点把电源或衬底噪声耦合进了振荡回路。这种时候回到瞬态仿真用不同Vtune跑频谱观察边带是否随Vtune漂移能帮你确认是不是真实效应。5.4 调谐范围增大后相位噪声急剧恶化KVCO和Q值的博弈还有一个非常经典的设计冲突为了把VCO调谐范围做大把变容管面积加大结果相位噪声掉了10dB。这件事的原理不难理解变容管本质上是一个带损耗的可变电容面积越大电容越大但等效串联电阻也在增加Q值随之下降。相位噪声对Q值极其敏感从Leeson公式看相噪跟Q的平方成反比Q从15掉到10相噪就会恶化3.5dB左右。更隐蔽的是KVCO变大带来的噪声放大效应。调谐范围变大意味着控制电压到频率的增益KVCO变大Vtune上的任何噪声电压、甚至电源上的噪声都会以更大的比例转换成频率噪声。排查时你看相位噪声曲线在低频偏处变化最明显往往就是KVCO效应的体现。解决思路不是不用大调谐范围而是把范围分成多个子带用开关电容阵列做粗调用变容管做细调。ADS里可以搭一个简单的开关电容组由外部控制位切换让每个子带的KVCO保持在合理范围内。仿真时先把每个子带的KVCO打印出来看Vtune从0到1.8V扫出的频率曲线斜率如果斜率在某个区段明显变陡就要重新分配粗调和细调的电容比例。5.5 从原理图到版图EM联合仿真相噪恶化绕不过的Q值变化很多朋友做完原理图仿真兴奋得不行相位噪声指标优秀结果把版图画完倒进ADS做EM联合仿真发现相噪恶化了好几dB甚至振荡器都不起振了。这个坑我踩过两次现在几乎成了肌肉记忆只要进入版图阶段先把无源器件单独提出来做一遍EM仿真对比原理图里理想电感的Q值。排查链路分三步。第一步对比电感Q值。版图EM原生的差分电感和理想电感之间Q值可能差了5到10这直接决定相位噪声极限。第二步检查走线寄生。差分输出到负载的走线如果不对称或者跨层走线引入额外串联电感都会打破差分平衡让偶次谐波泄漏到地等效于压低了谐振腔的Q值。第三步检查电源去耦。版图里的VDD走线和电感中心抽头之间会因为寄生电感形成一个高频谐振点如果落在振荡频率附近电源上的噪声就会灌进主谐振腔让相噪曲线出现尖峰。现在ADS2020里做EMCosim联合仿真已经比较成熟你可以用EMModel在原理图里替换关键电感其他部分保留在原理图层面做谐波平衡。经EM替换后如果1MHz频偏处的相噪从-115dBc/Hz恶化到-107dBc/Hz不要觉得是仿真出错了这就是真实版图的代价。解决办法无非是老几样电感用最高层金属加宽金属布线地环路尽量对称VDD到电感中心抽头之间加足够的去耦电容。最后再分享一个我自己一直在用的工作习惯把整套仿真链路保存成ADS模板包括VAR参数面板、TRAN控制器、HB控制器、数据显示窗口的相位噪声坐标设置。下次拿到一个新工艺或者新指标我只改参数不重新搭电路前前后后能省一两天时间。交叉耦合VCO属于射频设计里最经典的电路之一把这个过程吃透以后再做Colpitts、Class-C VCO甚至毫米波振荡器核心思路都是同一套——先起振、再稳幅、最后用谐波平衡看噪声所有坑都在这个过程中等着你依次踩平。