MOS器件物理是模拟CMOS设计的“地基”。很多人刚开始学模拟IC时总喜欢跳过器件物理直接上手画电路、调仿真结果后面遇到偏置点不对、增益上不去、噪声超标的问题翻回来查根因发现全卡在对器件行为理解不透上。这一章如果吃透了后面看电流镜、差分对、带隙基准都会顺很多。所以这篇内容不只是“复述教材”我更想把里面最核心的物理概念、设计关联点和容易踩的坑一起梳理清楚给正在啃模拟IC的人一份能直接参考的笔记。这篇整理适合几类人看微电子专业正在学模拟CMOS的学生、刚入行做模拟版图或电路设计的工程师以及想做电源、传感器接口等模拟模块但需要补器件基础的同学。内容会从能带、栅氧这些底层概念讲起一直延伸到I-V特性、二级效应、小信号参数和版图失配最后附上我实际调试中遇到过的几个误区。1. MOS器件物理基础到底在讲什么模拟CMOS设计的第一步不是背公式而是理解“MOS管为什么是这样工作的”。很多人直接用平方律公式算电流算完和仿真对不上就开始怀疑模型有问题。实际上现代工艺下的短沟道器件单纯的平方律已经不够用了但要理解仿真结果为什么偏离还是得从物理机制出发。1.1 从能带结构说起为什么模拟设计也要懂半导体一提到能带很多人的第一反应是“这是固体物理的内容跟电路设计没关系”。其实关系很大。MOS管的导通和关断本质上就是在控制半导体表面“有没有形成导电的沟道”而判断沟道是否形成看的就是能带在栅压作用下的弯曲程度。我自己的体会是不需要把薛定谔方程从头推一遍但有几个概念必须建立直觉费米能级决定了载流子的分布N型衬底和P型衬底的区别本质上是费米能级的位置不同。栅极加电压后半导体表面的能带会弯曲弯曲到一定程度少数载流子在表面富集这叫“反型”。阈值电压Vth就是让表面发生强反型所需要的最小栅压。在CMOS工艺里NMOS通常做在P型衬底或者P阱里PMOS做在N阱里。栅压驱动沟道反型的过程就是能带弯曲的过程。这些概念不彻底搞懂后面看体效应、温度漂移、噪声都会觉得莫名其妙。1.2 栅氧电容与阈值电压的构成MOS管能工作的核心物理结构是“金属-氧化物-半导体”这个电容叠层。栅氧化层厚度tox决定了单位面积栅氧电容Cox的大小Cox εox / tox其中εox是二氧化硅的介电常数tox是栅氧厚度。tox越薄Cox越大单位栅压能感应的电荷越多跨导也越高。这也是工艺节点不断微缩的物理动力之一。阈值电压的构成要复杂一些但可以拆解成三部分Vth VFB 2ΦF (√(2qεsiNA(2ΦF))) / Cox第一部分VFB是平带电压由功函数差和氧化层电荷决定第二部分2ΦF是强反型所需的表面势第三部分是耗尽区电荷对栅压的贡献。这里面每一项都跟工艺相关设计师改不了但要知道Vth会随衬底掺杂浓度NA升高而升高随Cox增大而降低。实际仿真中Vth不是固定值它会受到衬底偏置、温度、沟道长度甚至漏源电压的影响这些后面展开说。1.3 一个类比MOS管就是水库闸门拿水库来类比MOS管很多抽象概念一下子就清楚了。栅极是闸门源极是上游水库漏极是下游河道。闸门抬得越高VGS越大放行的水就越多电流越大。漏源电压VDS相当于上下游的水位差水位差越大水流越急但闸门开到一定程度水的流量受闸门开度限制不再随水位差线性增加——这就是饱和区。再看衬底它像大坝的坝体。如果坝体被施加一个反向的“抬升力”衬底电压降低了相当于把闸门的底槛抬高了同样的闸门开度放水量就变少了。这就是体效应对阈值电压的影响VSB增大Vth升高电流变小。这个类比在分析偏置电路时特别管用。比如你设计一个电流镜明明两个管子宽长比完全一样结果镜像电流就是不准查了一圈发现是衬底电位不一致导致Vth失配。2. I-V特性曲线三个工作区与模拟设计的“甜点”MOS管的I-V特性曲线是整个模拟设计的地图。拿到任何一颗管子第一步就是看它的VGS-ID曲线和VDS-ID曲线判断它工作在哪个区域。不同区域的电流方程、输出电阻、噪声特性都不一样电路设计的目标就是让管子待在合适的工作区。2.1 截止区、线性区、饱和区怎么划分按照教科书定义以VGS和Vth的关系划分截止区以VDS和Vov过驱动电压Vov VGS - Vth的关系划分线性区和饱和区截止区VGS Vth沟道未形成ID ≈ 0。线性区三极管区VGS Vth 且 VDS Vov沟道连续ID随VDS近似线性变化。饱和区VGS Vth 且 VDS ≥ Vov沟道在漏端夹断ID基本只受VGS控制。模拟设计里绝大多数放大管都工作在饱和区。原因很简单饱和区的漏电流对VDS不敏感输出阻抗高增益才能做上去。线性区的管子像一个小电阻适合做开关和可变电阻不适合做放大。2.2 饱和区为什么叫“饱和”电流为什么几乎不变饱和区电流几乎不随VDS变化要理解这一点得看沟道夹断的物理图像。当VDS增大到等于Vov时漏端的栅-沟道电压差VGD等于Vth此时漏端附近的沟道刚好夹断反型层消失。夹断点之后载流子被强电场扫向漏端形成空间电荷区。继续增大VDS夹断点略微向源端移动沟道有效长度缩短但沟道两端的电压降基本不变所以电流不再随VDS线性增加而是趋于饱和。对应的平方律公式是ID (1/2) μCox (W/L) (VGS - Vth)^2这里μ是载流子迁移率W/L是宽长比。注意平方律是长沟道器件的近似短沟道里由于速度饱和ID会趋于Vov的线性关系而不是平方关系但这是后话。2.3 体效应衬底电压不是摆设在电路中NMOS的衬底通常接地PMOS的衬底通常接电源但如果一个电路中NMOS的源极电位不为0比如差分对里共源节点的电位会跟着输入变化那么VSB就不为0Vth就会发生变化。体效应的公式Vth Vth0 γ(√(|2ΦF VSB|) - √(|2ΦF|))γ是体效应系数典型值在0.3到0.7之间。VSB越大Vth越高这会让偏置电流变小。在运放共源级、电流镜、开关电容电路里体效应经常是偏置失配的罪魁祸首。我在设计一个差分输入对时踩过这个坑输入共模电压变化导致两个输入管的源极电位跟着变VSB不同Vth不同结果失调电压飘得厉害。后来在版图上把输入管的衬底单独接一个电位或者改用深N阱隔离才把问题压下去。2.4 沟道长度调制理想电流源不再理想考虑沟道长度调制后的饱和区电流公式变为ID (1/2) μCox (W/L) (VGS - Vth)^2 (1 λVDS)λ是沟道长度调制系数和沟道长度L成反比。λ的存在意味着饱和区输出电阻不是无穷大而是ro 1/(λID) ≈ VA/IDVA称为Early电压典型值在10V到50V/μm之间。L越大λ越小ro越大电流源越接近理想。模拟设计里的一个常用技巧是需要高增益时用长沟道器件大L而不是短沟道器件因为ro大了放大器本征增益gm·ro才能上去。这就是为什么很多基准电路里的管子L都画得特别长。3. 那些教科书容易带过的二级效应教科书讲完三个工作区和平方律公式一般就直接进入小信号模型了。但真正做设计时那些“二级效应”往往是决定成败的关键。现代深亚微米工艺里二级效应甚至比一级效应还要显著。3.1 亚阈值导通阈值之下并非关断很多初学者以为VGS Vth管子就彻底关闭了实际并非如此。在亚阈值区沟道还没有形成强反型但扩散电流依然存在ID和VGS呈指数关系ID ≈ ID0 · exp(VGS / (ζVT))其中VT是热电压ζ是亚阈值摆幅因子。工程上更常用亚阈值摆幅SS来描述定义是ID变化10倍所需的VGS变化量SS ζVT·ln(10)理想情况下ζ1SS约60mV/dec实际工艺中由于界面态和耗尽电容的影响SS通常在70到100mV/dec。亚阈值区对设计有正反两面影响。开关电路希望亚阈值漏电越小越好因为漏电意味着静态功耗但低功耗模拟电路反而会故意让管子工作在亚阈值区因为这个区域gm/ID最大能以最低的电流代价获得跨导。弱反型区的gm/ID可以达到25到30 V^-1而强反型区一般不超过10 V^-1。3.2 DIBL短沟道下的漏感应势垒降低DIBLDrain Induced Barrier Lowering漏感应势垒降低是短沟道效应里最重要的一种。形象地说漏极电压太高会“帮”源端的载流子翻越势垒导致即使VGS低于Vth漏电流也会显著增加。DIBL的直接表现是Vth随VDS增大而降低。在I-V曲线上看就是输出特性曲线在饱和区不再平坦而是明显上扬。DIBL与沟道长度强相关L越小、VDS越高DIBL越严重。模拟电路里DIBL会带来什么麻烦一是输出阻抗进一步降低电流源不再准二是如果电路中有阈值电压补偿机制DIBL会让补偿失效。深亚微米工艺下L小于100nm时DIBL非常明显这也是模拟电路尽量不用最小L的另一个理由。3.3 击穿机制从栅氧击穿到雪崩击穿MOS管有几种击穿机制理解它们能帮你判断管子什么时候会损坏。栅氧击穿栅氧化层承受的电场超过介电强度后栅氧被破坏栅极和沟道之间形成短路。栅氧厚度越薄击穿电压越低现代工艺的薄栅氧器件栅压超过额定值一点点就非常危险。雪崩击穿漏源击穿漏端PN结承受过高反向电压载流子在强电场下碰撞电离产生雪崩倍增效应电流急剧增大。这种击穿并不一定立刻烧毁器件但长时间工作在击穿边缘会退化器件可靠性。穿通击穿沟道很短时漏端耗尽区延伸到源端源漏直接连通。这是短沟道器件特有的问题。在设计ESD保护电路、功率管和高压接口时这些击穿电压是硬约束。选器件时一定要查datasheet里的最大额定值留足裕量。3.4 温度特性为什么所有参数都飘温度对MOS的影响可以总结成一句话阈值电压随温度升高而降低迁移率随温度升高而降低。前者让电流增大后者让电流减小两者方向相反所以MOS管电流的温度系数在不同偏置点下可能为正也可能为负。阈值电压的温度系数约在-0.5mV/°C到-1mV/°C之间。迁移率的温度依赖大约是T^-1.5量级。在某个特定的偏置点下这两种效应相互抵消电流几乎不随温度变化这就是带隙基准里“零温度系数点”的思想雏形。设计高精度电路时温度补偿是必修课。比如基准电压源、传感器的前端放大器都要保证在-40°C到125°C范围内漂移足够小。不看温度特性的设计流片回来一测温度就翻车。4. 从物理参数到小信号模型的换算模拟电路的核心工作是把大信号偏置确定之后用小信号模型分析增益、带宽、噪声。小信号模型的参数不是凭空来的它们都由直流工作点决定。这一节讲清楚gm、ro、gmb和寄生电容到底是怎么来的怎么快速估算。4.1 跨导gm的物理本质与快速估算跨导gm的定义是漏电流对栅源电压的变化率。在饱和区平方律模型下gm μCox(W/L)(VGS - VTH) 2ID/(VGS - VTH)第二个等式非常惊艳gm和ID成正比和Vov成反比。这意味着想要更大的gm要么加大电流要么减小过驱动电压。减小过驱动电压意味着把管子往弱反型区推此时gm/ID升高但速度变慢、面积变大。设计中有两种路线固定gm做偏置或者按gm/ID方法论设计。gm/ID方法在实际工业设计里用得越来越多因为在短沟道工艺里平方律模型的误差很大gm/ID方法直接从仿真数据出发更准确。我个人的建议是初学者先把平方律公式的直觉建立好后面再过渡到查表式设计。4.2 输出电阻ro与Early电压ro反映的是沟道长度调制和DIBL共同作用下的输出阻抗。ro越高电流源越像理想电流源放大器的增益越高。本征增益gm·ro是衡量一个管子放大能力的核心指标。长沟道工艺下gm·ro可以轻松做到几百倍甚至上千倍但深亚微米工艺里由于λ变大、DIBL变强gm·ro可能只有几十倍。这也是为什么在先进工艺节点做高增益运放必须靠多级叠管或多级放大单级本征增益已经不顶用了。提高ro的手段主要有增加L、降低ID、使用Cascode结构。Cascode是利用共栅管把主放大管的VDS稳定住从而抑制沟长调制和DIBL的影响。这个思路在模拟电路里无处不在。4.3 衬底跨导gmb被忽视的第四极MOS管理想情况下是栅极控制电流但衬底其实也有“准栅极”的作用。衬底电压变化通过体效应改变Vth进而改变电流。小信号模型中这个效应等效为一个衬底跨导gmbgmb ≈ gm · (γ / (2√(2ΦF VSB)))gmb和gm的比值一般在0.1到0.3之间。也就是说衬底的控制能力虽然不如栅极但绝不干净。在共源放大器中如果衬底没有接到源极而是接到固定电位衬底信号就会通过gmb耦合到输出等于引入了一个额外的输入通路。如果衬底接的是源极比如一个独立的P管放在深N阱里源极和体极短接gmb的影响就被消除了。对噪声和失调要求极高的电路这个细节不能省。4.4 寄生电容与米勒效应高频性能的隐形敌人小信号模型中的电容是限制带宽的主要因素。栅极相关的主要电容有Cgs栅源电容饱和区约2/3·WLCox。Cgd栅漏电容饱和区约1/2·WLCox包含交叠电容。Cgb栅衬底电容通常很小。Cdb、Csb漏/源与衬底之间的PN结电容。高频电路里最麻烦的就是Cgd的米勒效应。共源放大器输入和输出之间有Cgd由于输出增益为-Av输入端的等效电容变为Ceq Cgd · (1 |Av|)如果Av做大了Ceq可能比原始Cgd大几十上百倍直接把主极点压得很低。这也是密勒补偿能用来做频率补偿的原理——故意利用米勒效应把大电容“搬”到关键节点压低带宽来实现稳定。我在设计一个三级运放时就是靠理解米勒效应对每个节点极点的影响才最终把补偿电容的值定下来。如果不做极点分析光靠盲调电容调一星期都未必收敛。5. 尺寸选择、版图细节与工艺角模拟设计的很大一部分工作是在给定功耗、面积和性能约束下选择每个管子的W/L。这一步看着简单其实对器件物理的依赖非常深。没有物理直觉只能盲猜有了物理直觉第一次定尺寸就能落在甜点附近。5.1 W/L怎么选过驱动电压、功耗与速度的三角博弈设计流程通常是这样先根据功耗预算定总电流然后为每个支路分配电流接着根据需要的gm或摆率决定每个管子的过驱动电压Vov最后用电流公式反推W/L。举个例子一个共源放大器的偏置电流ID设为100μA希望跨导gm为1mS。由gm 2ID/Vov可得Vov 2ID/gm 0.2V。再用平方律公式W/L 2ID / (μCox·Vov^2)假设μCox 200μA/V^2则W/L 2×100 / (200×0.04) 25。这个管子就能定下来了。如果发现W/L太大导致版图面积超标就要权衡加大VovL或W变小但增益和失配会变差或者接受更大的面积。没有免费的午餐这就是设计的本质。5.2 finger与版图匹配的经验法则确定W/L之后还要把宽管拆成多个finger并联。原因有两个一是大W管子的栅电阻很大会影响高频性能和噪声二是指状版图能改善匹配。版图匹配的核心法则是“共质心”和“同方向”。电流镜、差分对的匹配管必须交叉摆放、加dummy管保证周围环境一致避免刻蚀偏差导致W产生系统性失配。失配模型常用σ(VTH) AVT / √(W·L)AVT是工艺相关的失配系数单位是mV·μm。面积越大失配越小。如果设计指标要求失调电压小于1mV就必须根据AVT反推最小的W·L面积。这不是玄学是可以精确计算的设计约束。5.3 工艺角(SS/TT/FF)与失配的工程意义流片不是每次都在典型条件下。同一个设计不同晶圆、不同批次之间阈值电压、栅氧厚度、迁移率都会漂。工艺角仿真就是在极限情况下验证设计是否仍然满足指标。常见的工艺角组合TT典型NMOS、典型PMOSSS慢NMOS、慢PMOSVth偏高Cox偏低FF快NMOS、快PMOSVth偏低Cox偏高FS/SF两种管型一快一慢SS角下电流会偏小电路速度偏慢FF角下电流偏大功耗偏高。设计时不能只在TT角调通就完事必须保证SS、FF甚至FS/SF下都能工作。我见过有人设计的偏置电路只在TT角正常SS角电流直接掉了一半整个芯片功能失效。这就是没把工艺角当回事的教训。好的模拟设计一开始就要把工艺角的余量留出来而不是等仿真不通过再打补丁。6. 常见误区与自查清单最后分享一些我在学习和调试过程中反复遇到过的误区列成一张速查表方便自查。误区现象正确理解用最小L做所有管子输出阻抗极低、增益上不去L与ro直接相关模拟管尽量用大于最小L的沟道忽略体效应源极电位变化时电流偏了NMOS源极电位不为地时Vth会变化要用深N阱或调整偏置把饱和区当理想电流源增益仿真与手算差太远必须考虑λ和DIBL用ro建模以为VGSVth完全关断低功耗电路功耗超标亚阈值漏电指数级存在SS约70~100mV/dec忘记米勒电容高频增益塌陷输入等效电容是Cgd×(1Av)要重新算主极点未做SS/FF仿真流片后偏置失效每个模块都要过工艺角不能只过TT版图W/L画对了但匹配差失调超标用共质心、dummy管、加面积降AVT失配6.1 仿真中Vth读不准很多人在仿真器里直接读Vth发现和公式算的对不上。原因是仿真模型会考虑体效应、DIBL和温度修正Vth不是一个常数。要准确对比手算和仿真应该在相同VDS、VSB和温度条件下提取Vth而不是拿datasheet的典型值硬套。我的习惯是扫描VGS-ID曲线用恒定电流法比如1μA×W/L定义Vth再跟模型参数对照。这样可以避免不同定义带来的偏差。6.2 把饱和区当恒流源却忘了ro做电流镜时如果只按平方律配对W/L不考虑ro两个输出支路电压不同电流就会不相等。最简单的补救方法是加长沟道(Cascode)或者用电流镜的自校准结构。记住匹配电流镜的第一步是让每个支路的VDS尽量一致。6.3 忘了体效应导致偏置失效在差分放大器里如果输入管的源极不是固定电位VSB在动Vth就在动。很多新手碰到共模抑制比差、失调大根本想不到根因在衬底。检查方法看源极-衬底电压如果VSB不为零就得评估体效应的影响。必要时把管子放在独立阱里源衬短接从根本上消除gmb。6.4 高频电路被米勒电容坑设计高频放大器时Cgd的影响会随增益放大。一个增益为30dB约31倍的放大器Cgd如果是1fF等效输入电容就有32fF在高阻抗节点上可能形成几十MHz甚至更低的主极点。解决思路有减小源阻抗、做中和电容抵消、采用Cascode隔离或者在原理图上做米勒补偿的精确计算。我在实际设计一个高速比较器前端时就是因为没算Cgd的米勒效应带宽比预期低了一倍多。后来把预放大级的增益拆分到两级每级增益降低米勒效应分摊带宽才恢复正常。这一章的知识点每一个都能在后续电路的某个角落“咬”你一口。器件物理不是造芯片的人专属的功课模拟设计师把这块基础打牢后面工作流的每一步都会顺畅很多。希望这篇整理能帮你少走一些弯路也欢迎在实践中继续补充你自己的体会。