前阵子接手一块带四路千兆网口的工控板改版第一版样机回来功能测试一切正常——PHY配置成功、Link能起来、ping也不丢包。结果送实验室做辐射骚扰预测试150MHz附近直接超标好几个dB。返回来一查问题居然不是出在原理图而是PCB上最不起眼的几个地方变压器底下的铜皮、差分线绕线的方式、一颗TVS的接地引脚。做RJ45网口PCB设计真的就是这些细节最磨人。这篇文章我把这几年踩过的坑整理成7个教训从变压器挖空到差分线等长每个都附上当时的错误做法和最终修正方案给正在画网口板的同行们一个参考。1. 变压器下方挖空不是挖得越狠越好精准手术才是关键1.1 第一次栽跟头铺了完整参考铜辐射反而超标很多刚接触网口设计的人包括当年的我拿到网口变压器之后第一个纠结的问题就是变压器底下到底要不要挖空我最早做的一个百兆网口项目当时觉得网口信号属于高速信号100Base-TX信号速率125Mbps那参考平面肯定越完整越好啊再加上当时的EDA工具默认不会在器件下方自动挖铜最终板子做出来网络变压器正下方的内层L2、L3铜皮全部保留完整。结果一上EMI测试台辐射骚扰预扫直接把我整懵了120MHz到200MHz这一段有好几个尖峰其中一个超标接近6dB。后来反复排查才搞明白网络变压器在工作时原边和次边之间存在寄生电容高频共模电流会通过这些寄生电容耦合到变压器下方的铜皮上。如果变压器正下方是一大片完整的参考铜这片铜就相当于一个接收天线把变压器内部的磁场变化转换成了共模电压再顺着网口连接器的线缆辐射出去。这就是为什么那么多参考设计都强调要在变压器下方挖空——不是玄学是实打实的EMI风险。1.2 正确做法哪些层要挖、挖多大的范围先说结论独立网络变压器下方的内层参考铜必须挖掉表层走线也不能从变压器底下穿。挖空范围以变压器器件本体为基准向四周外扩至少1.5mm到2mm这个数值主要参考器件数据手册里的推荐禁布区。我现在的做法是这样的在变压器正下方所有内层包括L2、L3以及更深层统一画一个禁布区Keep-Out范围是器件本体四周各外扩2mm左右保险起见可以做到2.5mm。变压器下方表层原则上不铺铜表层信号线绝对不允许从变压器下面穿过。变压器四周用一圈接地铜皮围起来铜皮上打密集过孔连接到内层地平面。这圈接地过孔的作用类似法拉第笼能把变压器附近的高频噪声约束在局部区域减少向外的辐射。提示挖空不是把变压器附近所有的地都砍掉变压器周围一圈接地围墙反而非常重要。我见过有人用力过猛把变压器周围大面积铜皮全删了结果共模噪声没有地方泄放EMI测试照样不过。1.3 挖空边界与差分走线的矛盾处理挖空之后新的问题来了差分走线从PHY芯片出来一路奔向变压器焊盘越靠近变压器差分线下方就越接近挖空边界。当差分线进入挖空区域的上方时原本紧贴L2层的参考平面突然断开差分线的特性阻抗必然发生突变。这个突变无法完全避免但可以控制影响范围。我的经验是差分线在到达变压器焊盘之前应该保持正常的平行走线直到距离焊盘约50到100mil处再分开以45°角进入变压器原边焊盘。这样即使挖空边界处的参考平面不完整失配段也只有很短的几十mil对整体信号质量影响有限。同时差分走钱不要贴着挖空边界一直平行延伸尽量让挖空边界与差分线走向呈60°以上的夹角可以减小边缘耦合效应。说白了变压器挖空就像做手术切除病灶的同时还得保护周围组织。挖少了共模辐射超标挖多了差分阻抗突变。真正合适的范围是把器件数据手册的推荐值、你的层叠结构、差分走线的走向综合起来之后定下来的。2. 差分线等长从PHY焊盘到变压器引脚少记一段就翻车2.1 我犯过的错等长范围记错了第二个教训也是最容易让人掉坑里的一个差分等长到底从哪儿算到哪儿第一次做千兆网口时我在布线软件里设了Diff Pair并且对着PHY芯片手册把差分对内等长容差设成5mil觉得万事大吉。结果板子回来千兆link倒是能建立但长时间大量数据传输时偶尔会出现CRC错误。后来用示波器看差分眼图发现千兆4对线中有一对信号完整性明显不如其他三对。排查到最后发现我的等长范围设置错了当时只把PHY芯片焊盘到中间过孔的走线段做了等长约束过孔之后到变压器焊盘的那一小段走线完全没纳入等长范围。那段线虽然只有100多mil但千兆差分信号速率625MbpsDDR模式有效信号速率100多mil的误差已经足以让差分对内时序产生明显偏差。正确的等长范围应该是信号的全路径从PHY芯片引脚焊盘开始经BGA/贴片引脚、过孔、走线一直到网络变压器原边引脚焊盘为止。如果用的是集成变压器的RJ45座子那就是从PHY芯片引脚到RJ45插座信号焊盘的全路径千万别漏掉中间的任何一段。2.2 蛇形绕线的细节间距、绕线方式、绕线位置等长范围修好之后第二个问题是绕线方式。很多EDA工具都有自动绕线功能鼠标一点就是一片蛇形走线但自动绕线的参数不调好等于白绕。蛇形绕线的核心规则相邻绕线段之间的间距不能小于3倍线宽最好做到4到5倍线宽。如果间距太小相邻绕线段之间会产生耦合差模信号的一部分会转换成共模信号这会让你的EMI测试雪上加霜。一个简单的记忆方法绕线间距宁可大一点也不要抠门耦合的代价比多绕一点的距离大得多。绕线方式上尽量用圆弧或者钝角折返不要用90°直角。虽然高速差分信号对直角没那么敏感但在返角处阻抗还是会发生变化直角越尖锐阻抗突变越明显。如果条件允许绕线幅度也就是蛇形齿的宽度不要做得太大一般控制在信号线宽的5到8倍左右。还有一个很关键但容易被忽略的点绕线区的位置。同样是在等长范围内绕线放在PHY芯片附近绕比放在变压器附近绕要安全得多。原因是绕线区本身由于密集走线会向外辐射一定的高频能量而变压器附近本身就是EMI敏感区在变压器旁边再放一片蛇形绕线等于在噪声源旁边加了根天线。2.3 等长容差设置百兆、千兆、2.5G是三个不同量级等长容差到底卡多少每个速率等级差别非常大别一概而论。这是我整理的一份参考值实际设计时建议结合PHY芯片手册确认速率差分对内等长差分对间等长说明10/100M100Base-TX±20mil以内建议±100mil以内信号速率低容差较宽松但要控制整体线长不要过长1000M1000Base-T±5mil以内±50mil以内千兆信号速率高对内等长必须严格对间等长看PHY要求2.5G/5G±2到3mil±20到30mil以内速率更高建议用仿真验证时序PoE叠加千兆同千兆要求同千兆要求注意PoE电源走线与信号走线的隔离不要挤占等长空间设置容差时还有一个细节同一对差分线PHY芯片内部的引脚物理位置决定了出线长度天然就不一样。比如一个0.5mm间距的QFN封装相邻两个引脚之间的长度差可能有十几mil这个误差在设计约束时要提前算进去。也就是说你在PCB布线时留给绕线的余量要大于实际容差要求否则最后会发现绕线绕不进去或者绕完线与约束冲突。3. 100Ω阻抗跑偏线宽只是表象叠构才是失控的根源3.1 同样的线宽换个叠构就完全变味网口差分线对的标准阻抗是100Ω差分阻抗这个是行业共识。但怎么把100Ω落实在具体的线宽和线距上学问全在层叠里。我印象最深的一次翻车第一版板子用1.6mm板厚表层差分线设成5mil线宽、8mil线距板厂实测差分阻抗大概在103Ω左右非常理想。到了第二版客户结构要求整板厚度改成0.8mm我以为千兆网口的差分参数不用动毕竟原理图一模一样直接把旧工程复制过去改完层叠就发板了。结果板厂阻抗测试报告出来同样5mil线宽、8mil线距阻抗变成了88Ω完全偏离目标。问题就出在叠构变更。0.8mm板厚的表层到参考平面之间的距离比1.6mm板厚小了一大截介质厚度变小特性阻抗必然降低。要保持100Ω必须把线宽收窄、线距增大重新计算才能找到合适的参数组合。这个教训告诉我的一个道理换叠构一定要重新跑阻抗计算没有任何捷径。3.2 用参数说话叠构怎么算、误差怎么控差分阻抗的计算公式不值得手算现在的工具很多业界常用的是Polar Si8000/Si9000或者免费的开源阻抗计算器。关键是计算时涉及的几个参数你要知道它们是怎么来的介质层厚度H1表层信号线到参考平面之间的绝缘层厚度这个必须向板厂要叠构表不要凭经验猜。同样的1.6mm板厚不同板厂、不同板材的H1可能从0.1mm到0.2mm不等算出来的阻抗天差地别。介电常数Dk普通FR4板材的介电常数通常在4.2到4.6之间高速板材可能到3.5到4.0。很多工程师习惯用默认值4.5但如果板厂用的是高 Tg 板材或者高速板材Dk会不一样算出来的结果也会偏。线宽W和线距S这两个参数是在计算中确定的不是先定了再算。一般流程是先假设线宽4到6mil、线距6到10mil然后根据叠构算出实际阻抗再微调W和S直到阻抗落在100Ω±5%范围内。阻焊层的影响表层差分线的阻焊层会降低差分阻抗约2到5Ω所以如果设计目标是100Ω在计算时可以把目标阻抗设成102到105Ω给阻焊层留一点余量。这个余量在实际生产中也更有商量空间。注意拿到板厂的阻抗测试报告后先看测试线coupon是否和你实际走线的层叠、线宽一致。有些板厂测试的是专门的阻抗测试条如果测试条位置和你的实际走线不在同一层叠区域数据参考价值就会打折扣。3.3 表层与内层阻抗走哪层也要有讲究网口差分线走表层还是内层很多工程师觉得无所谓其实这个选择会直接影响阻抗控制的难度。表层微带线结构简单计算相对容易走线也方便绕线但表层信号会直接向空间辐射EMI风险比内层大。内层带状线结构被上下两层参考平面夹在中间辐射屏蔽效果好信号完整性更稳但层叠设计更复杂而且如果其中一个参考平面被变压器挖空区切断了内层走线就失去了参考阻抗会非常难看。我的建议是普通产品、对成本敏感的板子网口差分线尽量走表层配合完整的地平面和变压器挖空设计阻抗和EMI都能控制得住。如果板子速率高、空间紧张或者必须走内层那一定要确认内层走线下方和上方的参考平面都是完整的没有被挖空区域切割并且在过孔换层的地方做好回流地过孔。第三个教训总结下来就一句话阻抗是层叠的儿子线宽只是表观参数。先拿叠构表再谈线宽线距别拿以前的参数直接硬套。4. 跨分割与返回路径挖空边上的绕线区每个齿都是一根天线4.1 过孔换层时回流路径最容易断第四个坑是我在第二版改板时才彻底想明白的关于电流返回路径的问题。网口信号走线经常需要换层比如PHY芯片在正面变压器在背面或者走线为了躲开其他电路从表层换到内层再换回表层。很多人换层时只打了信号过孔旁边没配地过孔这样信号从表层换到内层时回流电流找不到相邻层的直接通道只能绕到远处的某个地过孔再回来。这一个绕路就在信号路径旁边画了一个大大的电流环环面积越大向外辐射的噪声越强。网口的差分信号速率从125Mbps到2.5Gbps都有这个频段正好是辐射发射测试关注的重点范围回流环路稍微大一点EMI测试就会露马脚。我的做法是每一对差分信号过孔旁边紧贴着放一颗地过孔0.3mm孔径间距控制在25到40mil以内让回流电流跟着信号同步换层环路面积缩到最小。如果是密集布线区域放不下一颗地过孔那就把信号过孔排得紧凑一些两组差分对的过孔之间共用地过孔效果也不错。4.2 绕线区放错位置所有绕线齿都在辐射这个坑其实和等长绕线的位置有关但单独拎出来说是因为它和参考平面断裂之间的关系更直接。有一版设计为了把等长绕线区压缩在不影响布局的地方我把蛇形绕线放在了网络变压器旁边、挖空区域的边界位置。检查DRC的时候一切正常差分等长也都满足但板子做好之后EMI预扫又出问题了高频段多了好几个毛刺而且频点还在千兆信号的谐波附近。后来用近场探头扫了一遍发现辐射最强的位置就是变压器旁边的那个蛇形绕线区。原因很简单那个区域距挖空区太近蛇形绕线的每一个齿下方正好有部分参考平面是缺失的相当于每个走线段都在参考平面断裂边缘上阻抗不连续信号在每一段转弯都会有反射这些反射叠加起来就变成了共模噪声往外辐射。等长绕线区不是想放哪儿就放哪儿的。绕线区必须放在参考平面完整的地方最好是放在PHY芯片同侧的完整地平面上方让每一段绕线都有实打实的参考。变压器挖空边上的黄金区域看着空间充足实际上是最容易埋雷的地方。4.3 补救和预防手段万一已经遇到了参考平面断裂导致的信号问题有几个补救手段可以试在走线断裂参考的区域下方相邻层补一块局部地铜通过过孔和主地平面连接相当于给断裂区架一座桥。调整走线路径让信号尽量远离挖空边界如果空间允许距离建议至少3到5倍介质厚度。在绕线区的两侧走线边缘加一条平行地线Guard Trace并且在地线上密集打过孔接地起到屏蔽作用。但最好的做法还是从布局阶段就把风险避免掉先把变压器挖空区画好再把等长约束设好最后在布线时专门检查一遍差分信号与挖空边界的距离不要等到板子回来拿频谱仪对着压。5. 共模电感和Bob Smith电路摆位顺序比元件选型更容易翻车5.1 摆位顺序决定防护效果第五个坑来自外置的共模电感和Bob Smith电路的布局。现在的PHY芯片参考设计里PHY和变压器之间往往建议加一颗共模电感Common Mode Choke用来抑制差分信号在传输过程中产生的共模电流。共模电流是辐射发射的主要来源共模电感的本质就是给共模电流一个高阻抗的阻挡点同时不影响差模信号正常传输。但共模电感不是随便找个位置串进去就行的。我踩过的坑是把共模电感放在了PHY芯片旁边变压器端到共模电感之间的差分线走了很长一段。结果共模电感确实挡了共模但它和变压器之间的那段长走线又产生了新的共模电流而且因为没有共模电感在后面抑制这段走线就直接变成了辐射天线。正确的摆位顺序是PHY芯片→短走线→共模电感→紧挨着变压器引脚。共模电感离变压器越近抑制效果越好。我后来把共模电感从PHY旁边挪到了变压器原边引脚附近同样的一版硬件辐射发射只改了这一个位置测试余量多了4到5个dB。5.2 Bob Smith星形网络的走线要短而齐Bob Smith电路的作用是给网线侧变压器次级侧的共模电流提供一个低阻抗泄放路径典型接法用三颗75Ω电阻构成星形网络公共点通过高压电容接到连接器屏蔽壳。这颗电容的值一般取1000pF到2200pF耐压2kV。很多人在布局Bob Smith电路时只关心阻值对不对不关心星形连接的三颗电阻怎么摆。我的经验是三颗电阻尽量围绕中心抽头引脚紧凑放置星形公共点到三颗电阻的走线长度尽量一致走线宽度可以适当加宽到10mil以上降低寄生电感的差异。如果三颗电阻中有一颗放得远了公共点到这颗电阻的走线就会比其他两路长出一截这个小电感量在低频时无感但到了百兆甚至千兆频率下星形网络的对称性就打了折扣泄放效果就不均衡最终反映到EMI测试上就是某个频点压不下去。另外Bob Smith电路的接地点高压电容的另一端要单独打过孔连接到连接器屏蔽壳的地不要和附近其他电路的地混在一起走长线。星形公共点和电容之间的连线要求短且直接这条路径是所有共模电流的下水道下水道堵了地面上全是水。5.3 一个共模电感摆放的实测对比这里分享一个真实的对比数据同样一块双网口板网口A的共模电感离变压器约80mil网口B的共模电感离变压器约500mil当时为了布线方便做的差异化处理。在相同测试条件下网口B的辐射发射在125MHz到250MHz频段的测试数据比网口A普遍高出3到6dB其中一个频点直接压线。后期把网口B的共模电感位置调整到和网口A一致后两块网口的数据基本重合。元件选型重要但布局摆位同样重要甚至更重要。一颗顶级参数的共模电感如果摆错了位置效果可能还不如一颗普通电感摆对了位置。6. TVS防护管器件焊上了接地路径却让防护形同虚设6.1 防护不是把TVS放上去就完了网口裸露在设备外部经常被用户热插拔、雷击浪涌、静电放电这些极端情况考验。所以网口附近通常要加TVS管瞬态电压抑制二极管防止外部浪涌打穿变压器或PHY芯片。但TVS不是焊接上就万事大吉了。我有一次的产品在客户现场出现PHY芯片被打坏的情况返修回来查板子TVS管焊得好好的阻值也正常。仔细检查Layout才发现TVS管的地引脚连到了一小块孤立的铜皮上铜皮又通过一条很细的走线连接到远处的接地点。浪涌过来时TVS管泄放电流的路径上寄生电感太大TVS还没完全动作残压已经超过后级器件的承受范围结果就是TVS完好无损PHY先阵亡了。这个案例告诉我一句话TVS的动作速度不仅取决于器件本身的响应时间还取决于它的接地泄放路径。TVS管再快接地路径上的寄生电感一大效果全被吃掉。6.2 接地过孔和走线长度的教训正确的TVS布局核心就两个字短、粗。TVS管要尽量靠近RJ45连接器放置信号从连接器进来之后先过TVS再过变压器顺序不要反。TVS的信号引脚到连接器信号引脚之间的走线越短越好一般不要超过150mil。TVS的地引脚直接打过孔到地平面过孔孔径不要小于0.3mm数量至少2个最好3个以上并联打过孔的位置紧贴焊盘。不要把TVS接地引脚用一根细走线连到很远的地过孔细走线在浪涌电流面前就是一粒大电阻加一个电感。我还见过一种错误做法TVS管和变压器之间隔了大半个板子这样就算TVS响应再快它前面那段长走线已经把浪涌引到了后级器件旁边。防护器件的本质是把浪涌在靠近入口的地方拦掉而不是在网口附近某个角落安一个管事不管事的保安。6.3 TVS选型对高速网口的影响另外一个容易忽略的是TVS管的结电容。很多大功率TVS管结电容能达到几十上百皮法这个电容并联在差分线上会把高速信号的边沿磨圆严重影响千兆网口的信号质量。千兆网口必须选低结电容TVS结电容建议控制在5pF以内越低越好。选型时看到一个TVS参数里的结电容值先算一下它并联在100Ω差分线上带来的带宽损失如果结电容超过10pF基本不建议用在千兆网口上。工业产品的网口设计通常采用TVS管加变压器加共模电感三级防护的组合。每一级的位置、走线、接地都要单独设计好少了一环或者一环位置不对整个防护链的可靠性都会大打折扣。7. 中心抽头与屏蔽壳地一个小引脚毁掉整个网口的EMI表现7.1 中心抽头不能照抄上一块板第七个坑也是最容易随缘的一个点网络变压器的中心抽头到底怎么接。很多工程师做网口设计时习惯直接复制旧工程的原理图特别是变压器的中心抽头接法经常是上一块板怎么接这块板就怎么接。但网络变压器的中心抽头接法和PHY芯片型号是强相关的有的PHY要求原边中心抽头接电源有的要求通过一颗电阻或磁珠接电源有的则是接GND。接错了链路也能工作但共模电压会偏离正常范围辐射发射、信号完整性都会恶化。我踩过的一次坑某项目从PHY芯片A换成芯片B原理图几乎照搬芯片A的参考设计结果板子回来之后用PHY B的寄存器工具读信号质量参数发现某两对线的信号余量明显比其他线对差但走线长度、阻抗都是符合要求的。最后逐项对照新的参考设计发现新PHY B要求变压器原边中心抽头通过0.1uF电容接电源而我在PCB上还沿用着芯片A的接法——直接接GND。修改接法之后信号余量数据恢复到了正常水平。所以每换一颗PHY芯片变压器中心抽头的接法必须重新核对数据手册以最小化参考设计为准一份旧原理图直接抄下去的风险很大。7.2 连接器屏蔽壳该接哪里的地RJ45连接器的金属屏蔽壳Shield的接地方式同样是个容易翻车的地方。很多人觉得屏蔽壳随便接到PCB的地上就行其实这里有个地环路的问题。RJ45金属壳分布在网口的最外边经常被直接触碰到。如果屏蔽壳直接大面积接到系统的信号地GND外部浪涌或者静电打上来时干扰能量会直接灌进信号地平面反而把噪声带到整个板卡。更合理的做法是RJ45屏蔽壳连接到机壳地Chassis GND机壳地和信号地之间通过高压电容典型值1000pF到2200pF耐压2kV连接。这样直流隔离、射频联通既避免了地环路又给高频共模电流提供了一条回流通路。如果设计机箱没有独立的机壳地概念PCB上至少要做到屏蔽壳通过高压电容接到信号地不要大面积直连。连接器焊盘周围还要打多个接地过孔降低屏蔽壳到地平面的寄生电感。7.3 现在我的网口设计固定动作写到最后分享一下我现在做网口设计时雷打不动的几个固定动作拿到一个新网口项目布局阶段第一件事是把变压器挖空区、差分对约束、共模电感位置、TVS位置、屏蔽壳接地方案全部在PCB上明确出来然后才开始走线。每一对差分线走完都要用规则检查跑一遍专门检查参考平面连续性。板子发出去之前把叠构参数和阻抗计算表导出和板厂逐个参数核对一遍。这些动作看起来琐碎但每一件都是在为之前踩过的坑交学费。网口PCB设计没有太多玄学几乎所有问题都能追溯到回流路径、参考平面、器件摆位和接地处理这几个维度上。把这些细节控住了网络变压器挖空也好差分线等长也好都不再是拦路虎。