做功率半导体这些年一个很深的体会是LDMOS的很多设计矛盾不是靠感觉能拍板的。你调高漂移区掺杂导通电阻确实下来了但击穿电压大概率跟着崩把漂移区加长一点耐压上去了芯片面积和导通损耗又吃亏。这种拉锯战放在流片里就是实打实的成本而放在Mozz TCAD这类器件仿真工具里只是一次网格重画和一小时求解的事。这篇文章我会按自己平时做LDMOS仿真的完整流程从结构拆解、网格设计、掺杂配置到物理模型、电极设置、特性提取和模型校准一步步带你把整个链路走通。适合刚开始接触TCAD的工艺工程师、做功率器件设计的在校学生以及想建立一套规范化仿真流程的团队参考。1. 仿真的整体思路先搞清楚LDMOS在设计什么1.1 LDMOS的结构与关键指标LDMOS的剖面从下往上大致是P型衬底、N型外延层或者深N阱、P型体区、N源区、N漏区、N型漂移区以及栅极结构。和垂直导电的VDMOS不同LDMOS的电流在器件表面横向流动漏端的高压主要降落在低掺杂的N型漂移区上。这个漂移区长度和掺杂浓度同时决定了击穿电压BVdss和导通电阻Ron所以LDMOS设计的第一核心就是处理这对矛盾。仿真时要关注的指标主要就这几个击穿电压BVdss、阈值电压Vth、比导通电阻Ron,sp单位面积导通电阻、以及热载流子和安全工作区相关的退化趋势。不同电压档的LDMOS目标差异很大比如做40V左右的功率开关管BVdss一般要求在48V以上留出设计裕量Vth控制在1.5V到2.5V之间Ron,sp则希望小于30mΩ·mm²。做射频LDMOS又更看重跨导和截止频率。这些目标必须在仿真前就定清楚。1.2 从建模到提取的五个阶段我习惯把TCAD仿真拆成五步结构几何建模、网格生成、掺杂分布定义、物理模型与电极设置、求解与结果提取。这五步里面网格和掺杂最耗时间物理模型选择最考验经验求解和提取则是流程化操作。整个过程中Mozz TCAD扮演的角色就是一个“数字实验台”你告诉它器件长什么样、材料怎么掺杂、电极上加了什么电压它就把电场、电流、电势分布这些物理量算出来。这样做最大的好处是可重复性和可对比性。同一个deck改一个漂移区浓度参数跑出来的BVdss可以相差十几伏你立刻能知道这个参数的影响有多敏感。这种信息在流片阶段花几十万都不一定试得出来。1.3 别急着跑仿真目标先量化在打开软件之前我会先花半小时把下面几个问题写下来这个LDMOS是用在哪个电压等级的电路里截止频率或者开关速度有没有要求目标Ron是多少工艺上允许的最小线宽和结深是多少这些问题的答案决定了器件的几何尺寸、掺杂浓度范围和氧化层厚度选择。说一个常见的反面案例。以前带过一个学生直接拿网上的一段LDMOS代码就跑仿真跑出来BVdss只有12V他完全懵了。后来一查他用的漂移区浓度是1e17但那是做30V器件的浓度参数他以为不用改。所以我会强调仿真之前目标指标写不出来后面每一步都是踩雷。2. 器件结构建模把纸面设计变成数值模型2.1 定义衬底和区域在Mozz TCAD里第一步通常是新建工程然后建立几何结构。基本配置文本中先定义衬底区域再叠加上层有源区域。拿一个40V LDMOS的例子来说x方向总宽度6微米y方向总深度5微米看起来不大但足以把结构关键部分放进去。# 定义网格主框架 mesh x.mesh0.5 x.max6 y.mesh0.2 y.max5 # 定义衬底 region namesubstrate materialSilicon x.min0 x.max6 y.min0 y.max5 # 有源层 region nameactive x.min1 x.max5 y.min3.8 y.max5这一段的关键是区域编号与坐标范围不能重叠冲突否则后面掺杂和电极定义会定位到错误位置。坐标单位一般默认微米养成在注释里写明单位的好习惯后面你不会因为单位问题反复返工。2.2 网格设计疏密的关键取舍网格是整个TCAD仿真里最直接决定精度和收敛性的因素。网格太疏PN结和沟道附近的电场分布算不准击穿电压可能偏差很大网格太密求解时间从几分钟变成几小时还容易触发数值振荡。我的网格策略概括成一句话陡变处加密均匀处放宽相邻区域步长比不超过3倍。具体到LDMOS沟道和栅极边缘的x方向步长至少做到0.02微米漂移区可以放宽到0.05到0.1微米深衬底远离结的区域放到0.2到0.5微米完全没问题。y方向在表面0.3到0.5微米深度内要用0.01到0.02微米的细网格下面衬底逐渐放宽。# x方向沟道区域加密 line x loc0.5 spacing0.2 line x loc1.0 spacing0.05 line x loc1.8 spacing0.02 line x loc2.2 spacing0.02 line x loc3.0 spacing0.05 line x loc3.8 spacing0.05 line x loc5.0 spacing0.1 line x loc6.0 spacing0.5第一次做LDMOS仿真的话建议先用粗网格跑通流程确认设置没问题后再加密。不要一上来就追求精密网格否则调试阶段报错会特别多。2.3 掺杂分布的逐层配置掺杂的设定最能体现对工艺的理解。LDMOS里的PN结不是理想突变结而是由多次注入、退火推进形成的缓变结。Mozz TCAD里常见的做法是用均匀背底掺杂加上高斯或解析分布来近似。一个精简但结构完整的掺杂段如下# P衬底均匀掺杂 doping uniform namep_sub conc1e16 speciesboron regionsubstrate # P-body区高斯分布 doping gauss namep_body conc1e17 peak.y4.0 junc.depth0.8 speciesboron regionactive # N型漂移区 doping gauss namen_drift conc1e16 peak.y3.5 junc.depth1.5 speciesphosphorous regionactive # N源区 doping uniform namen_source conc1e20 thickness0.15 x.min1.2 x.max1.8 speciesarsenic # N漏区 doping uniform namen_drain conc1e20 thickness0.15 x.min4.2 x.max4.8 speciesarsenic这里有个很容易踩的坑N源区和N漏区的坐标必须和电极定义严格对应否则电极接触区域没有重掺杂仿真时会出现巨大的接触电阻或直接不收敛。另外漂移区N-drift的浓度对BV影响极大我后面会专门说怎么扫参。3. 物理模型与电极算得准不准就看这里3.1 物理模型怎么选物理模型是决定仿真结果可不可信的环节。LDMOS仿真至少要包含以下几类模型迁移率模型要包含浓度依赖、电场依赖和速度饱和效应否则Id-Vd输出特性会高估电流SRH复合和俄歇复合模型影响泄漏电流和击穿后的电流斜率特别是反向偏置下的载流子产生复合碰撞电离模型击穿电压计算的核心碰撞电离系数不同BV可以差出百分之十几带隙窄化效应bandgap narrowing高掺杂的N和P区域载流子浓度计算需要它不然结的漏电流算不准。模型不是越多越好。每开一个模型数值方程的非线性就强一分收敛难度随之增加。我的习惯是分步加模型先用最简单的漂移扩散加浓度相关迁移率跑通确认网格和几何没问题再把复合和碰撞电离加进来每一步都看结果有没有异常跳变。3.2 电极定义与接触LDMOS至少需要三个电极源极、漏极、栅极。如果做衬底偏置相关的分析还需要单独引出衬底电极。电极定义时要注意名称和后续接触电压声明一致尤其是大小写TCAD里字符串大小写敏感很常见。electrode namesource x.min1.2 x.max1.8 top electrode namedrain x.min4.2 x.max4.8 top electrode namegate x.min2.0 x.max3.0 top insulator.thickness0.02栅极和半导体之间需要定义绝缘层厚度一般是栅氧化层厚度比如20纳米。源漏电极默认是欧姆接触如果工艺里有金属硅化物工艺接触电阻可以设得非常低不需要额外加接触电阻模型如果是普通铝接触就要考虑几欧姆的接触电阻对导通电阻的影响。3.3 接触和偏置扫描设置有了器件结构和电极下一步是设置接触电压并控制求解器进行偏置扫描。一个典型击穿特性扫描的配置段长这样contact namesource voltage0 contact namegate voltage0 solve initial # 从0V扫到50V步长0.5V solve namedrain vd0 vstep0.5 vfinal50扫描步长在这里特别重要。步长太大击穿拐点可能被跳过去BV明显偏高步长太小求解次数多而且没效率。我一般先用1V步长粗扫一遍找大致拐点范围再在拐点附近用0.1V步长细扫把BV的精度控制在0.1V量级。4. 仿真执行与结果提取拿到你关心的那几条曲线4.1 完整deck的组织方式这里我贴一份相对完整的LDMOS击穿特性仿真deck作为参考。为了让第一次接触TCAD的读者能直接照做我做了简化但结构是完整的。# LDMOS/40V/模拟击穿特性 # 1. 网格定义 line x loc0 spacing0.5 line x loc1 spacing0.1 line x loc1.8 spacing0.02 line x loc2.2 spacing0.02 line x loc3.8 spacing0.05 line x loc5 spacing0.1 line x loc6 spacing0.5 line y loc3.5 spacing0.05 line y loc3.8 spacing0.02 line y loc4.2 spacing0.02 line y loc5.0 spacing0.2 # 2. 区域 region namesubstrate x.min0 x.max6 y.min0 y.max5 region nameactive x.min1 x.max5 y.min3.8 y.max5 # 3. 掺杂 doping uniform namep_sub conc1e16 speciesboron regionsubstrate doping gauss namep_body conc1e17 peak.y4.0 junc.depth0.8 speciesboron regionactive doping gauss namen_drift conc1e16 peak.y3.5 junc.depth1.5 speciesphosphorous regionactive doping uniform namen_source conc1e20 thickness0.15 x.min1.2 x.max1.8 speciesarsenic doping uniform namen_drain conc1e20 thickness0.15 x.min4.2 x.max4.8 speciesarsenic # 4. 电极 electrode namesource x.min1.2 x.max1.8 top electrode namedrain x.min4.2 x.max4.8 top electrode namegate x.min2.0 x.max3.0 top insulator.thickness0.02 # 5. 物理模型 models srh auger impact.ionization mobilityconc.dep bandgap.narrowing # 6. 初始求解和击穿扫描 contact namesource voltage0 contact namegate voltage0 solve initial solve namedrain vd0 vstep0.5 vfinal50 # 7. 提取BVdss extract nameBVdss vd such that id1e-6注意最后一行提取BVdss时“id1e-6”的判定标准要统一。很多公司会定在漏电流达到1e-6 A/μm时作为击穿点也有用1e-4的两者结果通常差个1V左右报告里务必写明。4.2 转移特性与阈值电压转移特性是固定漏压扫描栅压记录漏极电流的变化。做LDMOS时我一般把漏压分为两个状态低漏压0.1V用来提取阈值电压高漏压比如5V或10V用来观察器件在正常工作时的夹断和跨导特性。Vth的提取有两种主流方式。一是最大跨导线性外推法找Id-Vg曲线上跨导最大的点做切线与Vg轴的交点就是Vth二是固定电流法取Id达到某个参考电流时对应的Vg作为Vth。功率LDMOS行业多用固定电流法。你在Mozz TCAD后处理里可以用类似这样的提取语句extract namegmax max(derivative(id, vg)) extract namevth_lin x.intercept from derivative(id, vg) relative to max(derivative(id, vg))提取完之后一定要自己看一眼曲线不要只看软件算出来的数。实际运行中转移特性在亚阈值区如果网格太粗会出现电流不光滑的锯齿这时候提取的Vth很可能误差不小。4.3 输出特性与导通电阻输出特性是固定栅压扫描漏压得到一组不同栅压下的Id-Vd曲线。等栅压固定后从曲线的线性区斜率可以算出导通电阻Ron。要比较准确的Ron,sp需要把器件面积因素考虑进去单位一般用mΩ·mm²。跑输出特性时收敛性问题比击穿扫描更常见尤其在沟道刚开启那个过渡区。我的经验是扫漏压时前几步用很小的步长比如0.05V之后正常用0.2V到0.5V的步长。这种“冷启动”方式能明显减少牛顿迭代不收敛的概率。配置上大概是这样solve vd0 solve vd0.05 solve vd0.1 vstep0.2 vfinal104.4 击穿特性和电场分布击穿特性是LDMOS仿真里最重要的一组曲线。当碰撞电离产生的载流子形成自维持雪崩时漏极电流会指数级上升对应电压就是BVdss。但只看曲线还不够我一般会把击穿前一刻的电场分布图调出来看电场尖峰集中在哪里。LDMOS的电场峰值常见于三个位置栅极边缘、场板边缘、漏端N与漂移区交界处。哪一个点先达到临界电场哪里就是器件的薄弱点。通过观察电场图你可以决定要不要加场板、调整栅极漂移区重叠长度、或者改动漂移区掺杂分布来优化电场。5. 模型校准如何让仿真结果贴近实测5.1 校准的必要性TCAD仿真跑出来的结果再漂亮如果不和任何实测数据对比那只能算自洽的“数值实验”不能直接作为设计依据。原因在于物理模型里很多参数是通用默认值并不针对你的实际工艺。不同产线的退火温度、炉管氛围、杂质激活率差异都会让同一结构表现出完全不同的电学参数。校准的本质就是通过调整模型参数让仿真曲线和实测曲线尽量重合。这项工作需要一点耐心但回报极大校准好的模型可以用来预测新结构、新掺杂方案比盲目流片试错高效得多。5.2 校准的顺序和主次校准一定要有顺序不能一上来就调几十个参数。我的建议是第一步校准阈值电压优先调栅氧化层厚度、多晶硅栅功函数和P-body掺杂浓度第二步校准导通电阻优先调低场迁移率参数和漂移区有效掺杂第三步校准击穿电压优先调碰撞电离系数和漂移区掺杂浓度/长度第四步如果有温度数据再调温度相关参数。按这个顺序走每一步只动前一步相关参数就不会出现几个参数互相抵消、看似校准成功但实际模型失真的情况。5.3 校准误差做到多少算合格成熟一点的产线校准后Vth误差在±0.2V以内、BV误差在±5%以内、Ron误差在±10%以内是比较常见的水平。如果你调了一轮误差还是很大先别急着怀疑模型回头检查几何尺寸和掺杂分布是不是和工艺严重脱节。很多时候问题是结构简化过度比如没建场板、没建隔离结构导致电场分布和实际不符BV对不上很正常。6. 常见问题与排查心得跑TCAD仿真不遇到几个报错才奇怪。下面这些是我在Mozz TCAD上遇到过且解决过的典型问题整理成表格供你对照排查。现象常见原因处理思路击穿电压明显偏低漂移区掺杂过高或长度不足碰撞电离模型参数不合适降低漂移区掺杂、加长漂移区检查碰撞电离系数来源阈值电压偏高或偏低体区掺杂浓度不合适功函数设置偏差调整P-body掺杂浓度确认栅材料功函数参数输出特性不收敛扫描步长过大迁移率模型不匹配缩小初始扫描步长先关闭部分模型单步调试Id-Vg曲线有锯齿沟道附近网格太粗几何区域过渡不光滑加密沟道和结附近网格检查区域拐点坐标电流曲线在击穿后平缓上爬复合模型未开启碰撞电离系数偏低确认SRH和俄歇复合模型是否启用逐步提高碰撞电离系数再分享几个调试的小习惯。报错信息先看最后几行不要像看小说一样从头读TCAD报错通常把真正的错误原因放在最后。每次调参只改一个变量然后存档我见过太多人同时改了三四个参数最后结果变好了却不知道是哪个参数立功。还要记得做好版本备份deck文件名带上日期和版本号比如ldmos40_v03_20250210.deck别嫌麻烦。关于网格还有一个容易被忽视的点网格加密区域的过渡不能太突。如果粗细网格直接跳变太多数值求解时就像开车突然压过减速带电场曲线会出现伪震荡。我的做法是让相邻区域网格步长比控制在2到3倍以内这样既保证精度又让求解器轻松很多。7. 一两次成功仿真后的进阶方向当你按照上面的流程完整跑出一个LDMOS的击穿特性和输出特性后恭喜你已经有能力把仿真工具变成自己的设计伙伴了。接下来可以做的事情还有很多扫描漂移区掺杂浓度看BV和Ron的trade-off曲线、仿真不同栅氧化层厚度对阈值电压的影响、加入前馈电容和场板结构优化电场分布、甚至做工艺偏差的蒙特卡洛分析来评估量产可靠性。这里再分享一个我自己的习惯每次仿真结束我会把当前结构和结果的关键参数截屏存档尤其是网格图、掺杂分布图、电场图和凡是可以导出曲线的原始数据。时间久了之后这些存档会成为你的“设计知识库”下次做相近器件时直接拿过来说话省下大量时间。Mozz TCAD本身的学习曲线不算陡真正需要花时间的是你对LDMOS物理的理解和校准数据积累的过程。把基础流程跑通把每一个参数的含义搞清楚你的设计和仿真能力都会上一个台阶。