1. 一块调好的板子为什么换个电容就开始振荡1.1 一次换料引发的翻车好几年前做某款仪器的电源板3.3V稳压用的是一颗常见的LDO输出端按参考设计放了一颗10µF/16V钽电容。原理图评审、样品调试、负载瞬态测试都过了最多也就几十毫伏的波动大家对这个电源方案很放心。后来供应商钽电容交期出了问题BOM里临时把输出电容换成同容量的X5R陶瓷电容结果板子一上电示波器上直接看到几百千赫兹的持续振荡电源纹波从原来的十几毫伏飙到几百毫伏整板的数字逻辑全部乱套。说起来很讽刺两颗电容都是10µF容量完全一致耐压也够结果只因为电容类型不同就把一个「稳定」的LDO变成了振荡器。问题就出在ESR上——钽电容和陶瓷电容的ESR能差两个数量级而LDO的环路稳定性恰恰高度依赖输出电容的ESR。只盯着容量选电容不看ESR窗口这是很多人在LDO电路上踩的第一个大坑。1.2 LDO的环路里输出电容为什么是自己人现代LDO基本都是PMOS调整管结构输入电压经过一个PMOS调整管到达输出端误差放大器把反馈分压电阻的采样电压和内部基准电压做比较再驱动PMOS栅极去调节导通程度最终让输出电压稳定。一句话概括这是一个典型的负反馈稳压环路。这个环路里有几个关键节点误差放大器内部会有一个主极点由内部补偿电容决定频率通常在几kHz到几十kHz输出节点由负载电阻和输出电容共同形成一个输出极点频率可能在几十kHz到几MHz之间而且会随着负载电流明显移动输出电容的ESR还会额外引入一个零点这个零点频率由ESR和容值共同决定。最容易忽略的是最后一条。开关电源的输出电容通常只是滤波缓冲角色但LDO的输出电容是直接挂在反馈环路内部的——反馈分压电阻采样的就是输出电容上的电压。这意味着电容的阻抗特性包括容值、ESR、随频率变化的阻抗曲线都会直接进入环路增益传递函数。一颗电容放进这个位置不是滤个波那么简单它等于参与了整个控制环路的极点零点配置。所以当我们说ESR过大或过小都会导致LDO不稳定时本质上是在说输出电容的ESR这个零点放的位置不对环路在0dB穿越点附近就没有足够的相位裕度负反馈就会变成正反馈。2. 输出电容的ESR在环路里制造了一个极点和零点2.1 输出极点的来源从负载电阻到电容的过渡先把小信号模型摆出来。LDO的输出节点上调整管的输出阻抗和负载电阻合成一个等效输出电阻Ro输出电容C作为负载的一部分挂在输出节点上。电容本身也不是理想的它相当于一个理想电容再串联一个ESR电阻。输出节点的阻抗表达式可以写成Zout(s) Ro ∥ (ESR 1/(sC))把它展开成标准形式Zout(s) Ro × (1 s×ESR×C) / (1 s×(RoESR)×C)这个表达式里藏着一个极点和零点极点频率 fp 1 / (2π×(RoESR)×C)零点频率 fz 1 / (2π×ESR×C)物理直觉也说得通低频时电容呈开路输出节点看进去的阻抗就是Ro频率升高后电容逐渐导通直到高频时电容近似短路输出阻抗被ESR兜底停在ESR这个电阻值上。从Ro慢慢过渡到ESR的过程就是那个极点和零点的来源。关键点来了这个输出极点属于环路内的极点它本身是一个-20dB/dec的斜率转折会把相位往下拉将近90度。而ESR零点是一个20dB/dec的转折能重新把相位拉回来。两者天然是一对对手。但问题在于它们出现的频率分别由(RoESR)×C和ESR×C决定并不保证能落在正确的位置。2.2 一个数值例子同样的电容ESR不同零点差三个数量级举一组具体数字。假设输出电容C10µF负载等效电阻Ro10Ω那么不同ESR对应的极点和零点频率如下表ESR零点频率 fz 1/(2π×ESR×C)与典型电容类型对应10mΩ1.6MHz陶瓷电容X5R/X7R100mΩ159kHz聚合物钽电容300mΩ53kHz普通钽电容下限1Ω15.9kHz钽电容、铝电解电容5Ω3.2kHz低温下的铝电解电容10Ω1.6kHz老化后的铝电解电容再看看此时的输出极点。Ro10Ω时fp 1/(2π×(10ESR)×10µ)。ESR很小时fp约1.6kHzESR大到10Ω时fp被拉到约800Hz。所以ESR的大小同时改变极点和零点的位置而且零点频率的变化比极点剧烈得多——ESR从10mΩ变成10Ω零点从1.6MHz掉到1.6kHz整整三个数量级。环路稳定性的核心矛盾就在这里要让LDO稳定0dB穿越点附近最好保持-20dB/dec的斜率。如果ESR零点出现在合适的位置它能把输出极化带来的额外-20dB/dec削掉让环路以-20dB/dec穿越如果零点位置不对穿越点附近的斜率就会变成-40dB/dec甚至更陡相位裕度直接归零振荡就来了。2.3 相位裕度一个比喻帮你看懂相位裕度这个概念我习惯用开车来比喻。环路增益的0dB穿越点就像是道路上的一个弯道你必须在弯道前把速度降够才能在弯道里保持可控。相位裕度就是还剩下多少转向余量裕度60度过弯从容裕度45度有点紧张但还能过裕度接近0度那就不是过弯是漂移是失控——对应到电路上就是持续振荡或者严重振铃。LDO的输出电容ESR零点就是决定过弯速度的那块减速牌。位置摆对了车速刚好位置摆错了要么减速太晚ESR太小、零点太高要么提前把刹车松掉让车在更远处的高速弯失控ESR太大、零点太低。下面两节分别展开这两种翻车过程。3. ESR太大为什么不稳定零点把环路增益托住后跨交被推到了雷区3.1 低频零点让-20dB/dec提前变成0dB/dec先说ESR过大这一侧。当ESR偏大时零点频率fz会掉到比较低的频段。假如C10µF、ESR5Ωfz大约3.2kHz。如果这个LDO的环路主极点大约1kHz输出极点在几kHz附近那么从输出极点开始斜率进入-40dB/dec到了3.2kHz之后ESR零点上场斜率又从-40dB/dec拉回-20dB/dec。听起来有零点是好事问题在于这个零点来得太早了。它的作用不只是把斜率拉回-20dB/dec更关键的是把原本应该在几十kHz就完成的0dB穿越推迟到了更高频段。因为在零点之后的-20dB/dec区间里环路增益仍然大于1增益需要继续下降一段距离才能穿过0dB线。零点越靠前这段增益平台就越长穿越点就越往后推。穿越点被推到多高用数据说话。假设环路直流增益60dB主极点1kHz输出极点1.6kHz此时ESR零点设在3.2kHz。算下来0dB穿越点会在几百kHz附近而不是设计者原本期望的50kHz以内。这还不是最糟的——如果ESR更大零点更低穿越点会被推到MHz级。3.2 跨交频率冲进高压段寄生极点集体补刀问题就在这里暴露了。任何一个真实电路都不只有一个极点和零点。误差放大器内部有寄生极点调整管栅极有Cgs相关的极点甚至PCB走线寄生电容都会形成高频极点。这些寄生极点的频率通常在1MHz到10MHz这个区间。当ESR太大把环路穿越点从几十kHz推到几百kHz甚至MHz级时环路就一头扎进了寄生极点的活跃区。在1MHz附近每个寄生极点都会贡献几十度的相位延迟几个极点叠加起来相位从-90度一路掉向-180度甚至更低。此时再看0dB穿越点的相位裕度基本是负的环路直接起振。所以ESR过大导致不稳定的本质是零点太早相当于在环路上额外搭建了一个增益延展段让环路增益在高频迟迟降不到0dB以下最终在寄生极点密集的高频区完成了穿越。穿越是完成了但相位已经完全失控了。3.3 大ESR的另外两个恶果瞬态跌落和高频馈通即使ESR大到大环路还没振荡电路也已经受了内伤。最直接的是负载瞬态响应恶化负载电流突变ΔI时输出电容两端电压会直接跳变ΔI×ESR。ESR如果从50mΩ变成5Ω同样的100mA电流阶跃平台跌落从5mV变成500mV这个电压跳变是环路来不及反应的因为ESR上的压降没有经过环路调节是完全直通的。还有一个藏在PSRR背后的坑。高频时输出电容近似短路输出节点到地的阻抗就是ESR本身。输入侧的高频纹波通过调整管的寄生电容馈通到输出端本来可以被输出电容旁路掉但ESR太大时旁路效果变差。很多LDO在高频段的电源抑制比PSRR指标会因输出电容ESR过大而明显变差这就是原因。示波器上看不到振荡但敏感的模拟前端可能已经在抱怨噪声了。4. ESR太小为什么也不稳定补偿零点跑到了带宽之外4.1 -40dB/dec穿越相位裕度直接归零再看另一侧。当ESR偏小时零点频率fz会跑到很高的频段。一颗10µF的陶瓷电容ESR大概10mΩ到30mΩ对应的零点频率在500kHz到1.6MHz之间这通常已经远高于很多LDO的环路0dB穿越点了。如果零点频率远高于穿越点那就等于零点在环路带宽内根本没起作用。此时环路的增益斜率是这样的主极点之后-20dB/dec输出极点出现后再加一个-20dB/dec变成-40dB/dec然后就在这个-40dB/dec的陡坡上穿越0dB。一个-40dB/dec的穿越点意味着相位已经积累到了接近-180度的位置。相位裕度是多少基本是0可能还是负数。表现就是持续振荡或者至少是负载阶跃后出现很长时间的振铃。这就是老式LDO装上陶瓷电容之后的典型故障不是某种偶发失稳而是环路拓扑层面的必然结果。补偿零点在带宽外输出极点没人抵消穿越斜率不达标相位裕度被判死刑。4.2 为什么有的LDO怕陶瓷电容有的却非陶瓷不可这里必须强调一个容易混淆的点并不是所有LDO都怕低ESR电容。恰恰相反现代很多为便携设备设计的LDO明确要求使用低ESR陶瓷电容它们的内部补偿网络已经针对低ESR零点的位置调整过了甚至把零点挪到了环路需要用它的频段内。真正的区别在于LDO内部补偿策略。老式架构比如以LM1117为代表的PNP调整管LDO内部没有完整的主极点补偿主要靠输出电容的ESR零点来提供相位补偿。这类LDO的数据手册会明确写出输出电容ESR必须在某个窗口内典型范围是0.3Ω到22Ω。超过这个窗口稳定性的数学基础就不成立了。而现代CMOS LDO大多把主极点做在误差放大器内部加了一个类似的内部补偿网络不依赖外部ESR零点也能保证基本稳定。所以选LDO的电容第一件事永远是查数据手册写的电容要求而不是想当然容量一样就能换。4.3 输出极点随负载漂移条件稳定的隐藏坑还有一个跟ESR过小叠加起来更容易炸的坑输出极点频率不是固定的。输出极点的表达式里有Ro而Ro与负载电流直接相关。负载重时Ro小输出极点频率高负载轻时Ro大输出极点频率低。一个50mA负载的系统换成5mA负载输出极点可能往下移一个数量级。这就出现了一种噩梦般的场景重载时电路稳定轻载时突然振荡或者空载时稳定带上一点负载就开始振铃。原理很简单——轻载时输出极点掉进了穿越点附近而此时ESR零点本来就不在带宽内-40dB/dec的穿越段直接压到了0dB线上。很多工程师查了半天最后发现是最小负载电流没满足这种LDO是条件稳定的必须在数据手册规定的负载范围内使用。实际项目中要是碰到电源在上电瞬间叫声、空载反而振荡的怪病优先怀疑这一条。5. 找到刚刚好的ESR区间数据手册、估算公式与选型顺序5.1 从目标零点频率倒推ESR的上下边界既然ESR决定零点位置而零点位置又决定了环路在穿越点附近的斜率那么最直接的办法就是根据零点频率来倒推ESR窗口。假设一个LDO的设计目标是把0dB穿越点放在100kHz附近误差放大器有一个1MHz的寄生极点不能碰。那么ESR零点最合理的位置应该在10kHz到100kHz之间——太低会提前托住增益太高则补偿失效。用C10µF反推fz10kHz时ESR 1/(2π×10kHz×10µF) ≈ 1.6Ωfz100kHz时ESR 1/(2π×100kHz×10µF) ≈ 0.16Ω所以对这个例子来说ESR窗口大约在0.16Ω到1.6Ω之间。选电容时如果ESR落在这个窗口内环路稳定性的基础就有了。偏差到0.01Ω陶瓷零点是1.6MHz补偿完全失效偏差到10Ω老电解零点提前到1.6kHz高频增益平台太宽同样危险。这只是估算思路实际LDO内部的补偿拓扑各有差异最终以数据手册给出的稳定范围为准。但理解这个推算过程能帮你看懂数据手册上那些ESR窗口数字是怎么来的也不会在选型时被各种电容的ESR规格搞糊涂。5.2 典型LDO对输出电容ESR的要求对比不同LDO对ESR窗口的要求差异极大我自己整理了这几年用过的几类LDO的情况给大家做个参照LDO系列调整管类型推荐输出电容容许ESR范围备注LM1117 / AMS1117PNP钽电容或铝电解0.3Ω ~ 22Ω陶瓷电容直接用会振荡一般需要串电阻LM317 系列可调PNP铝电解1Ω ~ 出几十Ω输出电容通常不是必须但有更好MIC5205 / LP38692PMOS陶瓷1µF 几Ω针对低ESR优化老钽电容ESR太大反而危险TPS7A47 / ADP7104PMOS陶瓷10µF接近0 ~ 2Ω号称任何电容稳定但大ESR上限仍存在部分车规LDOPMOS大容量铝电解有明确窗口高温下ESR窗口会缩水需重点看高温曲线这张表说明一个规律PNP老架构吃高ESRPMOS新架构吃低ESR但无论哪种架构ESR都有一个明确的容许区间。这个区间不是数据手册随便写的而是环路补偿设计时就已经定死的硬件约束。选型顺序应该是先查LDO数据手册的电容ESR要求再反推电容类型和容值最后才考虑耐压和封装。很多人恰好把这个顺序搞反了。5.3 电容的三重变脸温度、偏压和老化选型时看到的ESR都是常温下的典型值但电容在实际环境中会变脸。铝电解电容是ESR变化最凶的低温时电解液电导率下降ESR能比常温高好几倍-20°C时可能涨到常温的5~10倍。如果常温下ESR接近窗口上限低温下直接出窗振荡随之而来。钽电容的ESR随温度变化相对平缓这也是为什么老式LDO普遍偏好钽电容的原因之一。陶瓷电容看着ESR很稳定但它的真问题是有效容值在直流偏压下会缩水。X5R/X7R类陶瓷电容在施加接近额定电压的直流偏压时有效容值可能只剩标称值的50%甚至更少。容值变小意味着零点频率上移原本设计好的零点位置被顶到更高频段补偿效果打折。选陶瓷电容时必须看数据手册的DC Bias曲线不能只看标称10µF就认为它一直是10µF。第三个变脸因素来自时间。铝电解电容内部电解液会慢慢损耗干涸ESR逐年上升钽电容长期承受浪涌或反向电压后内部结构退化ESR也可能恶化。这也是为什么很多产品在厂内测试全合格用了两三年之后电源突然振荡——换个新电容立马好的根本原因。5.4 老式LDO配陶瓷电容串电阻的补救做法如果BOM里只有陶瓷电容但手里的LDO又明确要求ESR≥0.3Ω有一个经典补救方案在陶瓷电容后面串一个功率电阻。串一个0.5Ω到1Ω的电阻就能把整体ESR抬进窗口内。我见过很多成熟产品用这个方案解决物料短缺LM1117类芯片加串阻陶瓷电容的组合非常常见。但这里有两个代价要想清楚。一是串电阻会直接抬高输出阻抗负载瞬态的电压跳变变成ΔI×(ESRR串)比纯低ESR状态差一截。二是在环路里串阻的ESR零点同样会移动如果阻值选得太大又会回到第三节说的大ESR问题。稳妥做法是先估算零点频率再配合负载瞬态测试确认而不是拍脑袋取一个中间值。另外串联电阻的功率按电流平方×阻值算别选太小的贴片电阻否则高温漂移又会引入新变量。6. 验证与踩坑负载瞬态、Bode图和老化现场的排查思路6.1 负载瞬态波形示波器上看相位裕度判断LDO到底稳不稳最实用的验证方法是负载瞬态测试。方法不复杂用电子负载或者一颗低频开关控制的功率MOSFET让负载在轻载和重载之间跳变跳变频率设在1kHz左右上升沿尽量快然后用示波器AC耦合看输出电压波形。稳定环路的典型响应是输出先出现一个快速的台阶ΔI×ESR然后电压缓慢回弹可能会有一两个轻微振铃但几个周期内就收敛。相位裕度越足振铃越少裕度70度以上基本不超调50度左右有轻微过冲30度以下振铃明显增多接近0度就是持续几毫秒甚至永不衰减的振荡。这个方法的好处是能直接看到实际电路在真实工作状态下的稳定性比仿真更可信。但要注意测试条件要覆盖最恶劣工况最小负载、最大负载、最大输入输出电压差。因为输出极点随负载和压差变化只测一个点很容易误判。6.2 Bode Plot实测开环测量的三个注意事项如果想进一步量化相位裕度就需要实测环路增益的Bode图。测LDO环路的常用方法是使用网络分析仪加注入变压器在反馈分压电阻和输出节点之间断开一点接入注入变压器做开环扫频。有几个实操细节容易翻车。注入变压器的注入电阻不能太大否则会改变反馈系数一般选10Ω到50Ω量级。扫频范围要覆盖从主极点到0dB穿越点之后再高一个数量级通常10Hz到10MHz。输出端要接实际负载因为输出极点受负载影响空载测出来的Bode图没有参考意义。另外注入点的地环路要处理干净探头用短线接地否则杂散电感会让高频段测量结果完全失真。实测数据出来后主要看0dB穿越频率和对应相位。相位裕度在45度以上可以接受60度以上比较理想。如果发现穿越点在寄生极点附近、斜率明显是-40dB/dec基本就能坐实是ESR零点位置不对。6.3 老化后振荡的排查链路先怀疑电容再怀疑环路最后分享一个现场排查经验。产品在客户那里用了两三年后出现偶发振荡这种问题先别急着改软件、动环路优先怀疑输出电容ESR劣化。排查链路我一般是这样走的第一步用ESR表量一下输出电容的ESR对比数据手册要求的窗口第二步看电容外观铝电解有没有鼓包、钽电容有没有变色温度环境有没有异常第三步直接换一颗同型号新电容看振荡是否消失第四步如果换新电容还振荡再检查LDO本身的焊点和反馈分压电阻有没有氧化。现场故障里电容老化导致ESR出窗的比例远高于原设计就不稳定的比例。设计阶段留出ESR余量尤其重要。我习惯把零点频率设在目标窗口的中间偏上一点比如窗口是10kHz到100kHz我会把零点做到30kHz到50kHz左右这样ESR向上退化2到3倍仍然在窗口内。低温、老化、偏压这些因素叠加起来ESR的变化量往往比你想象的大得多留足余量才是真稳定。电容的ESR虽然不是LDO电路里最显眼的参数但它的影响贯穿了环路补偿、瞬态响应和可靠性三个层面。下次改BOM或者换物料时记得多看一眼电容的ESR规格再对照LDO数据手册的稳定窗口。这一眼能帮你省掉很多在示波器前抓耳挠腮的夜晚。