做了这么多年PCB我有个根深蒂固的印象免费打样就是做做简单板子、跑跑低速逻辑一提到DDR、WiFi天线这类高速信号总觉得得加钱上高级板材、专门压合结构。最近手头有个小项目需要在四层板上同时放DDR3内存颗粒和2.4G/5G双频WiFi模块预算又卡得紧只能硬着头皮在嘉立创的免费层压结构JLC04161H-3313上折腾。实测下来只要把阻抗控制的思路搞清楚了免费层压板照样能做出稳定跑起来的高速设计并没有想象中那么玄乎。这篇文章就把我这次踩坑和验证的过程好好捋一遍给打算在低价打样上做高速板的朋友一个参考。先说清楚JLC04161H-3313这个结构是什么。它本质上是嘉立创常规四层板默认给出的一种层压组合JLC04161H代表基材型号3313则是层间半固化片PP的规格。这种叠层在免费打样规则里就能选不需要额外付费。很多人一听“免费”就觉得板材肯定不行其实FR-4板材本身的高频性能并没有那么差在2.4GHz或者DDR3这种几百兆到一两GHz的频段只要阻抗控制得当插损和串扰完全在接受范围内。真正决定能不能跑高速的其实是你对叠层参数的理解以及布线时的工艺取舍而不是板材价格。1. 项目背景与整体设计思路1.1 为什么敢在免费层压上做DDR和WiFi这次项目的主控是一颗国产ARM Cortex-A7双核芯片外接一颗DDR3L-1600数据位宽16bit跑400MHz时钟。WiFi部分用的是瑞昱RTL8852BE模块走PCIe接口支持WiFi 6天线用板载I-PEX座外接。整板四层尺寸大概80mmx60mm。先说结论DDR3-1600的时钟频率800MHz上升沿大约200ps对应的关键波长大概在10cm量级。PCB板材对信号完整性的影响主要看损耗正切和介电常数均匀性。普通FR-4在这些频率下的损耗系数确实比高端的M6、M7材料大一些但只要走线长度控制在合理范围内数据线不超过40mm终端匹配做对免费层压结构完全能跑稳。至于WiFi天线部分2.4G和5G频段的波长更长对板材的要求反而比DDR更低。真正需要关注的只是50欧姆特征阻抗的准确性以及天线净空区的设计。所以整个项目最大的技术难点不是“能不能做”而是“怎么把阻抗算准、把参考平面做完整”。1.2 层压结构参数解读与计算前提嘉立创官方对JLC04161H-3313这种四层叠层通常给出的厚度参数大致如下L1到L2介质厚度约0.09mm3313半固化片压合后表层铜厚默认1oz35um加上表面涂覆后走线厚度约50um。L2到L3之间是芯板厚度约1.0mm这层决定了整板厚度的一部分。L3到L4介质同样用3313厚度约0.09mm。不过这里有个关键点嘉立创阻抗计算工具里的参数和实际生产的压合厚度会有一定偏差一般在±10%以内。计算阻抗时不能只看理论值要留出工艺余量。拿表层50欧微带线来说理论计算线宽可能落在0.3mm附近但实际生产出来可能因为蚀刻侧蚀导致线宽变细阻抗偏高。所以我这次在设计时特意加了阻抗测试条板子回来后用网分实测再反推调整下一版。2. DDR走线阻抗控制实操2.1 DDR3信号分组与目标阻抗DDR3的走线并不要求所有信号都是同一个阻抗。按JEDEC规范DDR3常见的阻抗目标是这样的信号类型单端阻抗差分阻抗说明地址/控制/命令线单端40欧姆 /-10%-点对多点需要串联端接数据线DQ/DM单端40欧姆 /-10%-数据线通常接上下拉差分时钟CK/CK#-80欧姆 /-10%差分对对内等长控制严差分选通DQS/DQS#-80欧姆 /-10%数据选通信号比地址线更敏感很多人习惯把所有DDR信号都按50欧姆做这是不对的。DDR2/DDR3的标准单端阻抗就是40欧姆差分80欧姆。如果按50欧姆去算线宽走线会更细导致阻抗偏高信号反射会增大。这是我这次第一个要纠正的观念。2.2 叠层计算与线宽选择在JLC04161H-3313的叠层下表层40欧姆单端微带线怎么算我直接用嘉立创EDA自带的阻抗计算功能选“表层单端微带线”模型填入以下参数介电常数Dk4.43313 PP在这个频率附近的典型值实际会随频率略有下降介质厚度H10.09mm铜厚T10.035mm阻焊厚度0.02mm计算工具里一般填“不计”或者按0.025mm带阻焊模型计算结果是线宽W1大约0.22mm。但这里有个坑工具里默认的Dk是4.2还是4.4会直接影响计算结果。如果在免费打样的规则里不指定板材嘉立创默认用的是JLC04161H-3313这种板材的Dk通常在4.4左右。但是如果你在工具里选了其他板材算出来的线宽就不准了。所以一定要在阻抗计算工具里选对“板材型号”否则就是白算。如果是40欧姆算出来0.22mm左右如果是差分80欧姆用“表层差分微带线”模型设线宽W10.1mm间距S10.15mm得到的阻抗大约80欧。实际上DDR差分线在表层走线宽不能太细否则工艺风险大我那次算出来0.1mm线宽还是有点冒险。后来我把差分对换到内层走用内层带状线模型线宽0.1mm/间距0.13mm阻抗也正好80欧左右。内层走线还能避开表层天线净空区布局上更灵活。2.3 等长与参考平面处理DDR3走线除了阻抗最重要的就是等长。16bit数据线分成两组每组对应一个DQS差分对组内等长误差控制在±20mil以内。地址线因为走的是Fly-by拓扑要按菊花链连接每一段到下一颗粒的长度差控制在±50mil。嘉立创EDA里手动等长太痛苦我直接用了专业版的“网络等长调节”功能蛇形线绕起来很快但要注意蛇形线的间距必须大于3倍线宽否则串扰会变大。还有一点容易被忽略DDR走线的参考平面必须完整。我这次把DDR区域放在L2整块地平面下面L3专门划了一块完整的电源平面作为第二参考面。绝对不要让DDR数据线跨过分割的电源平面否则返回路径断裂阻抗会突然跳变轻则EMI超标重则DDR跑不稳定。实测下来有一次有一根数据线不小心跨过了L3的电源分割槽结果memtest直接报错后来换层绕行才解决。3. WiFi天线阻抗控制实操3.1 单端50欧姆微带线设计WiFi模块的天线馈线要求不高但很典型50欧姆单端阻抗走微带线或者共面波导。刚开始我觉得这简单按50欧姆直接算线宽就行结果忽略了模块到天线座之间还有一小段走线经过板边板边下方是净空区参考平面被挖掉了这段线的阻抗就变了。正确的做法是馈线从模块引脚出来后尽量在表层走下方L2保持完整地平面线宽按“表层微带线50欧姆”计算。JLC04161H-3313叠层下表层50欧姆微带线的理论线宽在0.3mm左右同样假设介质厚度0.09mm铜厚0.035mm。但如果你走线经过板边净空区下方没有参考平面这段线就不再是传输线而是变成了一条“天线的一部分”。所以馈线要避免进入净空区最好在接近天线座的位置有过孔把信号换层让馈线在L4层走L3做参考地这样净空区的影响就小很多。3.2 共面波导与净空区处理WiFi天线的净空区通常要求天线下方所有层挖空不能有铜皮。这时候如果馈线是表层微带线到了净空区边缘就必须终止因为再过去就没有参考地了。有些设计会在净空区内加一段共面波导CPW即在走线两侧留出一定间距的铜皮通过过孔与地平面连接帮助维持50欧姆阻抗。嘉立创阻抗工具里有“表层共面波导”模型可以设置线宽、间距、缝隙宽度。我这次在5G天线馈线上用了共面波导参数设的是线宽0.28mm缝隙gap0.15mm周围地过孔间距1mm。实测驻波比在2.4G频段大概1.35G频段1.4左右表现不错。但要注意共面波导两侧的铜皮必须打足够多的过孔连接到主地平面否则地铜皮就是浮空的反而变成寄生辐射源。我焊完板子后拿网分扫了一下发现5.8GHz附近有一个插入损耗低谷排查之后发现是馈线侧面一截地铜皮过孔打少了补了三个过孔就恢复正常了。3.3 匹配网络布局与阻抗测试WiFi模块的射频引脚旁边一般会有预留的π型匹配网络串联电感/电阻 并联电容用于微调天线阻抗。即使模块本身已经做过匹配板级走线长度变化也会带来额外的电感和电容这时匹配网络就派上用场了。我这次在RTL8852BE模块的ANT引脚到I-PEX座之间串了0欧姆电阻作为默认连接旁边预留了并联电容焊盘。实际测试时发现2.4G回波损耗不够理想把0欧姆换成一个1.5nH的电感并联一个1pF电容之后阻抗中心点从史密斯圆图的左边移到了圆心附近效果立竿见影。阻抗测试我用了手头的NanoVNA矢量网分仪校准后测天线端口的S11。注意测试时要把板子放在桌面中间周边不要有大块金属否则结果会受环境耦合影响。馈线如果长了测试结果会叠加传输线效应尽量用短的SMA转I-PEX测试线缆。4. 阻抗计算工具与参数设置详解4.1 嘉立创阻抗计算神器的正确用法嘉立创EDA里自带的阻抗计算功能很多朋友打开后直接填参数算出结果就开始画线这是大忌。正确步骤是先确定PCB层数和层压结构。在EDA里新建四层板后到“设计规则-层叠”里面查看当前层压结构是不是JLC04161H-3313如果不是手动选择或者导入对应参数。板材型号选择。阻抗计算器里有板材列表要选“JLC04161H-3313”或者对应的“FR-4”常规板材千万不要选带“M6”“M7”字样的高TG板材参数完全不同。确认铜厚。嘉立创默认表层1oz内层0.5oz。计算微带线时铜厚T1填35um内层带状线填17.5um。介质厚度。工具里已经按叠层填好了H1、H2等参数但你可能需要根据实际压合调整。比如表层到L2的介质厚度如果表层铜厚是1oz实际压合后PP厚度会略小于理论值。我的经验是如果计算工具给出的是0.09mm实际设计时按0.1mm作为边界条件去留余量。目标阻抗。根据信号类型填目标值比如32欧姆、40欧姆、45欧姆、50欧姆、75欧姆、100欧姆。注意填写单位是欧姆不是千欧。4.2 参数敏感性分析与工艺误差控制阻抗计算对介质厚度和线宽最敏感。JLC04161H-3313这种免费层压结构3313半固化片的介电常数在1GHz到3GHz之间大约是4.2~4.5但实际压制后会有±0.1的浮动。铜厚方面外层1oz铜厚做出来可能是30~40um蚀刻后线宽也可能比设计值细10%左右。为了降低工艺误差影响我建议不要让目标阻抗落在临界线宽上。比如计算出来50欧姆线宽是0.28mm那就把线宽做0.3mm稍微宽一点阻抗会略低但通常还在允许范围内。如果线宽过细比如小于0.15mm不仅阻抗误差大还会因为蚀刻偏差导致阻抗离散。加阻抗测试条。嘉立创支持在板边加5cm长、同层同阻抗的测试线打样回来后用网分或者TDR测试确认实际阻抗是否符合预期。我这次在板边加了三条一条50欧姆微带、一条40欧姆微带、一条80欧姆差分。实测结果50欧姆测试条在2.4G测得49.3欧姆40欧姆测得41.2欧姆80欧姆差分测得79.6欧姆说明免费层压的稳定性比预想的好。预留可调器件。DDR终端电阻用1%精度WiFi匹配网络预留0欧电阻和空焊盘方便调试。下面是我这次用到的阻抗计算参数汇总表供参考信号目标阻抗走线层模型设计线宽间距参考层DDR3 DQ/DM单端40欧姆L1表层微带线0.22mm-L2地DDR3 DQS差分80欧姆L4底层带状线0.10mm0.15mmL3地/L2地DDR3 地址/控制40欧姆L1表层微带线0.22mm-L2地WiFi 50欧姆馈线50欧姆L1表层微带线0.30mm-L2地WiFi 50欧姆馈线净空区50欧姆L1表层共面波导0.28mm0.15mm两侧地过孔4.3 为什么免费层压也能做阻抗板有些人觉得阻抗板必须加钱做阻抗控制服务其实嘉立创免费层压在常规FR-4工艺下本身就具备一定的阻抗一致性。只要你在下单时备注“阻抗控制”或者选择那些包含阻抗测试的付费选项板厂会按你提供的叠层参数来调整生产保证最终阻抗落在目标范围内。免费层压不是“不能控”而是需要你主动提供准确的阻抗文件板厂才知道怎么调线宽。我自己测试下来的体会是JLC04161H-3313的阻抗重复性在±8%以内这对DDR3完全够用对WiFi天线也完全够用。真正让免费层压翻车的场景是超高速SerDes10Gbps以上或者极小的差分间距需求那种场合确实需要更贵的板材。像DDR3-1600、PCIe 2.0、WiFi 6这级别免费层压完全能Hold住省下的钱拿去打样试用不香吗5. 常见问题与排查技巧实录5.1 DDR跑不稳定先查参考平面还是查等长如果DDR跑起来间歇性出错memtest报随机地址错误我第一个怀疑的是参考平面断裂而不是等长。因为等长误差只要不是特别夸张超过100milDDR还能靠时序裕量撑住但参考平面断裂会导致信号回流绕路产生严重的共模噪声和EMI。排查方法很简单在PCB里高亮DDR数据线看它们是否跨越了L2或L3的电源/地平面分割线。如果没有分割再看等长是否满足要求。我上次遇到一个情况是数据线走了L1表层但L2在DDR区域被一条电源走线隔开导致DQ0~DQ7这组线底下的参考平面不连续后来把L2那条电源走线换到L3才解决。5.2 天线驻波比偏高怎么判断是匹配问题还是净空区问题WiFi天线馈线做好之后如果S11在目标频段只到-8dB驻波比约2.3通常说明阻抗有一点偏。先用网分看史密斯圆图如果阻抗点落在圆图右侧也就是电阻偏大、电感偏大大概率是馈线太细或者太长了需要减小串联电感或增大并联电容如果落在左侧说明线太宽或走线过短电容偏大需要减小并联电容或增大串联电感。如果怎么调都调不进圆图中心那就该检查净空区是不是有铜皮没有挖干净或者天线下方层叠中存在没有去耦的悬浮铜。5.3 阻抗测试条测得准不准阻抗测试条必须一端接SMA头另一端保持开路测试时用网分测其输入阻抗。由于测试条长度只有5cm左右在2.4G频率下电长度远小于波长直接看阻抗不直观。更好的办法是测S11后用网分软件里的“电气长度”功能把测试条的实际阻抗换算出来。或者直接测量5cm测试条的谐振频率通过谐振点反推阻抗。对于不熟悉网分的同学最省事的办法是打样时让嘉立创直接提供阻抗测试报告加几十块钱省心很多。这次实测下来JLC04161H-3313免费层压的阻抗结果整体是靠谱的。我算过一笔账如果选付费的阻抗控制层压光板材加价可能就要翻倍但对于手头这个DDR3 WiFi的组合免费层压加上合理的走线设计已经能稳定运行。有个小建议如果你的项目需要批量生产不要只看打样免费一定要在下单前和客服确认量产时的叠层是否和打样一致。有时候板厂为了工艺方便会调整PP叠层顺序阻抗会跟着变。我就在这上面吃过亏打样各项参数都正常量产回来阻抗整体变了10欧姆后来要求板厂严格按照打样的叠层生产才解决。最后分享一个小经验在嘉立创EDA里画这种高速板不要学会一个功能就急着往上堆。真正决定成败的往往是那些看起来不起眼的规则设置比如阻抗模型选对、参考平面定义清楚、差分对间距锁定。免费层压不是洪水猛兽但也别拿它硬扛所有高速设计。摸清它的脾气剩下的就是按部就班把每一寸走线都当成一次阻抗实验来做板子回来自然给你惊喜。