我从接触Cadence到现在前前后后也被Allegro折磨了不少日子。如果你从OrCAD Capture画原理图一路摸到Allegro PCB Designer大概率会在某个节点卡住原理图明明检查过了一到要画PCB封装就不知从哪儿下手。尤其是第一次在17.4里建一个完整的封装焊盘、丝印、装配层、器件高度每一步都有隐藏的坑等着你。这篇东西就是写给刚入门的新手目标是用最直白的方式带你在Allegro PCB Designer 17.4里把一个PCB封装从零画完整并且把那些让我吃过亏的细节一次说清楚。你可能会问画一个封装能有多难真不难但Cadence这个工具确实有些操作逻辑跟其他EDA不一样比如必须先做焊盘文件再建封装、颜色显示分层管理、引脚编号不能乱来等等。新手如果没有系统梳理很容易在某个环节卡半小时。所以这篇教程会把整个流程拆开从环境准备、焊盘制作、封装建立、信息标注到常见报错排查全程用我自己的操作经验来讲尽量让你少走弯路。不管你是学校作业要做小板子还是公司里第一次接手库管理的工作这篇都适合你先阅读理解再上手试。1. 内容整体设计与思路拆解1.1 封装到底是什么为什么必须单独画刚开始用Cadence的时候很多人会把“画封装”和“画PCB”混在一起。实际上Allegro里的封装Symbol是一个独立文件它描述的只是一个元件在板上的物理信息焊盘在哪里、外形占多大、丝印边框在哪、器件多高、哪些区域不能走线。它不包含任何电气连接关系电气逻辑在原理图里。之所以要单独画封装是因为PCB设计流程里每个元件先要有自己的“实体模型”然后才能放到板子上参与布线。你在原理图里放置元件时它只带一个逻辑符号当网表传到PCB后Allegro是根据封装名去调用对应的封装文件把它放进版图。如果封装里引脚数目或者编号和原理图符号对不上后面肯定报错。最常见的报错就是“对于具有管脚映射的元件无效-非数字管脚编号”后面我会专门说这个。所以封装文件的完整性直接决定了后面PCB绘制能不能顺利进行。这个步骤不是随便画个方框放俩焊盘就完事尺寸、编号、丝印、占位禁区这些信息都是后期生产的依据。这也是为什么很多公司会有专门的库管理员封装库要统一管理不能谁想改就改。1.2 17.4版本与旧版的差异初探17.4在操作逻辑上跟16.6相比界面变化其实不大但一些底层机制有明显升级。比较直观的是颜色管理、显示性能、高亮逻辑都有增强比如铜皮显示和动态铺铜的响应速度快了一些。对新手的实际影响是很多网上的教程是拿16.6录的界面看似差不多但某些菜单路径和名称会不一样你如果按旧版操作容易找不到入口。17.4安装完成之后桌面会有多个工具入口其中画封装用到的是Allegro PCB Designer焊盘编辑是独立的Padstack Editor。这两个是分开的新手经常搞混以为在PCB Designer里可以直接编辑焊盘。实际流程是先用Padstack Editor做好焊盘存成.pad文件然后回到Allegro PCB Designer里放置焊盘、画外框、添加标注最后保存成.dra文件同时生成.psm文件供PCB调用。搞清楚这两个工具的分工你就能理解为什么有些教程会反复强调“先做焊盘”。1.3 一个完整封装包含哪些信息在动手前我建议你先在脑子里铺开一个清单一个完整封装需要包含哪些东西。焊盘Padstack这是电气连接的核心包括通孔还是表贴、焊盘尺寸、钻孔大小、热风焊盘、反焊盘等参数。元件实体外框Assembly Outline表示器件在板上的实际占位轮廓通常放在Assembly_Top层用于后期装配和检查。丝印外框Silkscreen就是板子上能看到的那条白线用来标识元件位置和方向。位号标注Ref Des在丝印和装配层都需要有参考编号比如R1、C1、U1。器件高度Package Height在Place_Bound_Top层设置高度做3D和碰撞检查时会用到。占位区域Place_Bound定义元件的可占位边界确保装配时元件不会撞车。引脚编号和映射每个焊盘都要有编号并且在封装库中设置好这个编号必须和原理图符号引脚对应。别觉得内容多实际上每个信息在软件里都有对应的图层和工具按步骤来是很容易完成的。怕的是你图省事漏掉某一步比如忘了画丝印或者忘了填高度后期做生产文件时再回来补就麻烦得多。2. 核心细节解析与实操要点2.1 焊盘尺寸的计算逻辑焊盘尺寸是封装制作中最容易出错的地方因为它需要你“查得到、算得对”不能随便拍脑袋给个数字。不同封装类型的焊盘尺寸计算逻辑不一样下面是常见的标准做法。表贴焊盘SMD以芯片引脚宽度为依据。假设引脚宽度为W焊盘宽度一般取W加0.2到0.4mm引脚露出焊盘外端的长度至少需要0.5mm以上方便焊接和AOI检查。如果焊盘太短贴片机容易立碑太长又会造成相邻引脚短路风险。简单记就是宽度方向加0.2到0.4mm长度方向取0.5到1.6mm具体看数据手册推荐。通孔焊盘Through-Hole通孔焊盘计算就涉及到钻孔尺寸。通常钻孔直径引脚直径0.2到0.4mm如果是带焊盘的连接器这个间隙可以再大一点。焊盘外径一般是钻孔直径加上0.6到1.0mm这样能保证焊接强度和电气连接可靠性。比如一个0.8mm的插件引脚钻孔可以取1.0mm焊盘外径取1.6mm这样生产不会太紧电气性能也不错。要记住焊盘内层还有热风焊盘和反焊盘尤其是多层板内层连接方式会影响散热和焊接质量。2.2 Padstack Editor常用参数详解打开Padstack Editor新建一个焊盘时默认会让你选择类型。类型包括Through Hole通孔、Blind/Buried盲埋孔、Single表贴等。画常规表贴封装用Single画插件用Through Hole。这里面有几个关键参数Drill hole钻孔直径只对通孔有效。Drill symbol钻孔符号可以默认。Regular Pad正焊盘就是实际的焊盘形状和大小选Thermal relief和Anti pad只在平面层有需要时才设置。Thermal relief热风焊盘用于内层电源地平面连接太宽散热快太窄载流不够。Anti pad反焊盘跟周围的铜皮隔离用的。Soldermask阻焊开窗一般比焊盘大0.1mm到0.15mm。Pastemask钢网开窗一般跟焊盘等大或略小。实操时需要注意一点表贴焊盘只需要设置Regular Pad、Soldermask和Pastemask通孔焊盘还需要设置Drill和Thermal relief/Anti pad。很多新手在Padstack Editor里把所有层都填满结果做出来的焊盘在平面上不开窗或者热风焊盘尺寸不对回头查都查不出问题。2.3 焊盘文件命名与库管理焊盘文件命名是很容易被人忽略但特别重要的细节。建议采用“类型_尺寸_间距_形状”的规则比如SMD0805、TH1P2D0P8这种格式虽然长一点但看到名字就能知道大概参数。用“pad1”“pad2”这种命名方式过两周你自己都不知道哪个对哪个。整个流程下来会生成两类文件焊盘文件是.pad封装文件是.dra和.psm。建议建立三个固定目录分别放焊盘库、封装库和项目文件然后在Allegro的User Preferences里把库路径指好。这样做的好处是以后换电脑或者跟别人协作时只要同步目录不会出现打开PCB文件后找不到封装的情况。3. 实操过程与核心环节实现3.1 准备工作新建封装文件的完整流程打开Allegro PCB Designer在File菜单里选择New然后选择Package Symbol。弹出来的对话框是让你填写封装文件名和存放路径的这里要注意文件后缀会自动带.dra。新建好文件之后工作窗口是空的你需要先设置绘图参数。在Setup菜单里选择Design Parameters把单位改成毫米millimeter精度设为小数点后两位或者四位具体看你的器件精度要求。绘图尺寸要设置得足够大一般取元件尺寸的3到4倍避免画边框或者标注的时候被裁剪掉。然后设置栅格建议主栅格设0.1mm细栅格设0.025mm这样画出来的线比较整齐。有一个小技巧是打开Color/Visibility面板先把空白的层显示都关掉只打开需要的层Package Geometry里的Assembly_Top和Silkscreen_Top、Ref Des里的Silkscreen_Top和Assembly_Top、Component Value里的Silkscreen_Top、Place_Bound里的Top。这样可以减少视觉干扰避免误操作图层。3.2 放置焊盘并设置编号焊盘放置是整个封装的核心环节。在Layout菜单里选择Pins然后在Options面板里选择你之前做好的焊盘文件。放置时要注意几点方向如果是表贴器件一列焊盘通常是水平或者垂直放置引脚1方向要跟丝印标识对应。编号引脚编号可以在放置时手动输入也可以放置完用Edit菜单里的Text修改。编号格式必须是数字或者字母数字组合比如1、2、3或者A1、A2、B1这种不能有下划线、空格或特殊字符。间距放完一排焊盘后可以用复制工具复制排列避免一个个手动摆。如果元件引脚比较多比如连接器或者BGA封装放置焊盘时就要特别留意坐标计算。BGA的一般做法是先计算好焊盘行列数和间距然后用表格或者脚本直接在软件里生成坐标手动一个个放非常容易错位。我见过有人用Excel算出坐标后复制到Allegro命令栏批量放焊盘的效率高很多。焊盘放完之后记得检查一下引脚编号顺序和间距是否跟数据手册一致。这时候可以在Display菜单里高亮所有引脚编号一眼扫过去就能发现问题。3.3 添加元件外框、丝印与占位区域焊盘放好之后开始画外框。外框有三个主要图层别搞混Assembly_Top这是装配层表示器件的实际实体轮廓。建议用Line或者Rectangle工具按器件最大外形尺寸画线宽可以设0.2mm。Silkscreen_Top这是丝印层画出来的线条会显示在PCB表面。一般画在元件四周略向外扩一点比如0.2mm到0.3mm方便贴片机识别。线宽建议0.15mm到0.25mm太细了丝印容易断。Place_Bound_Top占位区域画一个比器件外形大一点的方框或矩形用于定义禁布区。丝印和装配层上还要添加标识。在Ref Des层添加元件位号比如R1、C1。在Device类型或者Component Value层添加元件值比如10K、100nF。这些信息虽然不参与布线但在PCB排版和生产时非常有用。需要注意方向标识。极性器件要在丝印上画一个圆点或者横线标识第一脚二极管要画一条横线表示极性IC类元件通常用一个圆点或者凹口表示第一脚。这些标识对于贴片机上料和手工焊接都很重要别漏掉。3.4 创建命名引脚映射并保存封装在Allegro中画完封装后还需要设置引脚映射。这里说的映射是指在原理图符号和PCB封装之间建立引脚编号对应关系。大部分标准符号的引脚编号和封装的脚位是直接对应的但如果遇到特殊器件比如LED或者连接器就需要手动指定。打开Tools菜单下的Package Symbol Editor相关功能找到Pin Mapping设置具体路径是File - Properties或者在Package Symbol属性里设置Pin Number和Device Name的对应关系。在这里设置器件型号名比如“USB16”然后逐个确认引脚编号对应关系。这一步做完后在File菜单里选择Create Symbol生成.psm文件同时保存.dra文件。如果这一步报错通常是引脚编号格式或者映射关系出了问题建议回头检查是否有非法的引脚编号比如带特殊字符或者下划线。网上很多人遇到“错误:pcb封装usr:usb16对于具有管脚映射的元件无效-非数字管脚编号b8”就是卡在这里后面我详细说。3.5 如何把做好的封装导入PCB设计封装做好等原理图网表传递到PCB后就可以放置元件了。在Allegro里你不需要在PCB文件中再画一遍封装而是通过Placement工具自动调用。一般流程是在Allegro PCB Designer中导入网表然后在Place菜单的Quickplace里定义放置方式让软件自动把原理图中的元件放置到板框内。放置时如果报封装找不到优先检查库路径有没有指到你的封装目录。如果你只是想单独更新某个封装不需要重新放置可以在Place菜单下选择Update Symbols再勾选需要更新的封装类型和名称点击Refresh即可。这个操作在做版图迭代时非常常用每次修改封装后都更新一下避免实物和PCB不一致。4. 常见问题与排查技巧实录4.1 非数字引脚编号报错的真相我先说这个常见的报错因为很多人被它卡得头疼错误提示是“pcb封装usr:usb16对于具有管脚映射的元件无效-非数字管脚编号b8”。我当初第一次看到这段英文时一脸懵后来搞懂了问题出在原理图符号的引脚编号和封装引脚编号不一致并且包含了非数字字符。比如原理图里某个USB座子的引脚编号用的是“B8”但你的封装里对应的可能只是数字“8”或者里面还带了非法字符下划线、横杠之类的Allegro无法自动匹配于是报错。解决办法是进入引脚映射设置把原理图引脚编号和封装引脚编号逐一对应清楚。或者统一改成纯数字编号比如1、2、3这种最省事。特别是USB这种连接器有些厂家原理图库里的引脚用的是B1、B2、A1、A2这种特殊形式的编号它必须跟封装里的编号完全一致多一个空格都不行。4.2 关于铺铜优先级和禁止铺铜区画完封装只是第一步真正在PCB设计时你还会遇到铜皮相关的问题。热词里有“cadence 铜皮 优先级”和“cadence禁止铺铜区”这两个都跟封装库的Place_Bound有关系。如果你在封装里没有画Place_Bound或者禁止铺铜区域设置得不对铺铜的时候就会出现铜皮穿进封装内部或者电源平面跟器件引脚短路的情况。在Allegro里铜皮的优先级是通过Z-Copy、Shape优先级和禁止区一起控制的。封装画好后我们可以在Place_Bound_Top层画一个封闭区域然后在Edit菜单的Properties里设置这个区域的属性比如Min_Line_Width、No_Pour等。或者直接在敷铜时使用Shape的Void功能在不需要铜皮的区域画一个空腔。最简单直接的方式是在Place_Bound里画比器件本体大一些的方框之后敷铜会自动避让。要确保画在Place_Bound_Top层的形状是闭合的不然避让不生效。4.3 封装导入PCB后找不到元件的排查封装做完了导入PCB后元件却不显示这个问题我也遇到过。先检查有没有添加到库路径在Setup菜单的User Preferences里找到Design_paths把pad_path和psm_path指到你的封装目录。如果你把封装文件建好却没设置路径Allegro是找不到的。还有个容易踩的坑是原理图里元件的封装名跟PCB封装名对不上。比如原理图里填的封装名是“USB16”但你的封装文件叫“usb16”大小写不一样导入时也会报错。这个问题的隐蔽性在于它不会直接就告诉你找不到文件而是导入完成后元件不出现等你查日志才发现是大小写不匹配。解决方法是养成统一的命名习惯原理图封装名、PCB封装文件名、器件型号名全部统一检查大小写和空格。元件位号的问题也一样原理图里改了位号PCB里不会自动更新你需要在Place菜单下更新元件属性或者重新导入网表。4.4 快捷键设置的效率经验Cadence Allegro 17.4的快捷键设置可以通过菜单操作也可以直接改env文件。新手可能不知道操作界面的快捷命令有时候比菜单点击快几倍。比如放置焊盘是“pin”画线是“line”移动是“move”复制是“copy”修改文本是“text edit”。很多操作你甚至不需要去菜单里找直接命令栏输入就行。我自己的习惯是把常用的层切换、高亮、测量等命令都定义成快捷键编辑env文件加在用户自定义区。这样布线时只需按一下就能在信号层和丝印层之间切换不用每次去菜单点。不过新手阶段不建议一上来就折腾快捷键先用鼠标熟悉菜单和命令等操作多了自然知道哪些命令用得最频繁再去定制快捷键。否则一个命令都记不住配一堆快捷键反而造成负担。当你做第二个封装时自然会摸索出属于自己的一套效率方案。4.5 DRC检查与封装修改后的更新封装画完后建议在Allegro里做一个基本的DRC检查再交付。在Manufacture菜单里选择Design Rule Check勾选需要检查的项目然后运行。重点看焊盘之间是否有间距违规、封装外框是否重叠、丝印是否出界、引脚编号是否冲突。新手的封装经常出现丝印和装配框不一致、占位区域没有闭合等问题DRC一查就出来了。DRC检查通过后封装就算基本完成。后期如果发现实物封装和器件不一致需要修改封装直接打开.dra文件修改并保存然后在PCB里执行Update Symbols将修改后的封装同步更新到现有PCB布局中。这里要注意如果PCB中已有布线更新封装可能会导致飞线变多或者布线报错建议先保存PCB文件再更新。我个人最常犯的错误是只改了封装没更新到PCB导致三块板子里有两块用的是旧封装。后来养成习惯每次封装文件修改完就在PCB里Update一次把日志里的更新文件列表看清楚确认封装更新生效。5. 进阶技巧与常见场景延伸5.1 从数据手册到封装参数的完整转换很多新手问“封装参数从哪里来”答案是从元器件的数据手册Datasheet来。拿到一份数据手册先看Package Dimensions那一页通常有俯视图、侧视图和推荐焊盘图形会标注详细的尺寸。以常见的SOP-8为例你会看到引脚间距、引脚宽度、引脚长度、器件长度、器件宽度等。把这些参数提取后计算焊盘尺寸和位置。关键公式并不复杂焊盘中心间距就是引脚间距焊盘外边缘超出引脚外边缘0.2到0.5mm焊盘总长度通常在1.0到1.6mm之间。如果你用的Cadence版本带有IPC封装向导工具可以直接输入参数自动生成封装但建议新手还是手动建一次理解尺寸来源以后机器生成的封装才能看出问题。5.2 测试点封装和特殊焊盘的处理在PCB设计中测试点封装是常见需求。测试点一般是一小片裸露的铜箔方便测试探针接触。你可以用普通的SMD焊盘来做直径1.0到1.5mm焊盘上不需要钢网开窗因为不需要上锡。在Cadence中制作测试点封装时可以用一个圆形表贴焊盘然后在Pastemask层不画开窗或者把钢网层设置为禁止窗口。还有一种触摸板Touch Pad封装比如某些芯片底部有裸露焊盘需要用特殊形状焊盘比如方形或者长条形。这类焊盘往往比较大散热快PCB设计时要考虑底部散热过孔。在Cadence中可以直接建立自定义形状的焊盘通过Shape形式定义Regular Pad比如“ct8224的touch pad怎么画PCB封装”这类问题本质上是焊盘形状和散热孔设计的问题。5.3 测试点封装与DRC检查的补充补一点关于测试点封装的DRC。标准DRC可能不会检查测试点的数量、间距但后期做ICT测试时如果测试点间距太小或位置离元件太近夹具做不出来。所以画完测试点封装后建议自己再人工确认一下测试点直径够不够、跟旁边元件距离够不够、有没有被丝印覆盖。封装做多了之后你会慢慢形成自己的库文件集合里面有对应的器件封装、测试点封装和特殊封装。这些库文件是公司或者个人最宝贵的资产之一建议定期备份并且在版本管理工具里留个副本。别等到电脑报错才后悔没存补一个封装说起来快但找数据手册、核对尺寸的过程真的很费时间。6. 个人操作体会与避坑清单做封装这件事看起来简单实际是“慢工出细活”。我自己经历过几次惨痛的返工之后总结了一套固定流程写在这里供你参考。首先是开工前一定要把数据手册的关键尺寸打印或截图摆在一旁边做边核对不要凭记忆填尺寸。其次焊盘文件和封装文件的命名要规范目录结构要固定这样你做出来的库文件才是良性的资产。这个是老生常谈但真的有很多人栽在这里。然后是做封装时图层一定要分清。装配层、丝印层、占位区域每一层都要有内容但不能混淆。如果一个封装装配层的边框比实际器件大了很多贴片机定位可能就是错的。丝印压焊盘、丝印出板边这些问题看起来小生产时都是麻烦。每次完成封装都执行一次DRC检查不要跳过。检查完再对照数据手册复核一遍焊盘尺寸和位置。等你做了几个封装后会形成一种直觉一眼就能发现哪里不对劲。最后想提一点你画出来的每个封装最终都会变成真实板子上的焊盘和线条。一个小数点、一根走线、一个丝印圆点背后都是成本和良率。所谓“避坑”很多时候就是让你在电脑前多花十分钟少在生产线上损失几百万。这个道理等你拿到第一块自己做出来的板子时就会特别有感触。