FCPBGA和FCCSP这两种封装在行业里出镜率极高。凡是做网络处理器、高端FPGA、AI加速卡、服务器板卡的硬件工程师几乎每天都要跟它们打交道。很多人刚接触时容易被一堆缩写搞晕——同样是倒装芯片凭什么有的叫BGA有的叫CSP设计规则和焊接工艺还差别巨大这篇文章我会把从封装选型、PCB焊盘设计、扇出布线到钢网开孔、回流焊曲线、返修植球的完整链路拆开讲清楚。大部分内容是我在量产项目里踩过坑之后沉淀下来的经验也会穿插一些与封装厂、板厂、贴片厂协作时的真实案例希望能帮你在项目早期就避开那些后期极难弥补的雷。1. 认知先行FCPBGA与FCCSP到底差在哪1.1 两种封装的本质差异先解决一个基础问题FCPBGA全称Flip Chip Plastic Ball Grid ArrayFCCSP全称Flip Chip Chip Scale Package。注意中间那个C前者是BGA球栅阵列后者是CSP芯片尺寸封装。很多人以为CSP就是“小一点的BGA”这个理解不算错但不够本质。行业里一般把封装体尺寸不超过芯片裸片尺寸1.2倍也有说法是1.5倍的封装称为CSP。FCCSP的封装体几乎贴着Die边缘走尺寸非常紧凑而FCPBGA的封装体要比Die大出一圈内部有足够的空间做扇出布线、放置去耦电容、布置更复杂的电源网络。还有一个关键差异在基板层数。FCPBGA的基板通常能做到8层甚至12层以上内部走线资源非常丰富适合引脚数上千、供电电压种类繁多的芯片。FCCSP基板一般只有2到4层走线密度有限引脚数通常在几百个以内。从封装结构上看两者都采用倒装焊Flip Chip方式芯片有源面朝下通过铜柱凸点Copper Pillar Bump或焊料凸点连接到基板。区别在于基板本身的复杂度以及封装体尺寸相对Die的比例。1.2 选型判断什么时候用哪个我自己的判断标准比较简单粗暴看引脚数和功耗密度。引脚超过600到800个优先考虑FCPBGA。这类器件供电引脚数量庞大核心电压、IO电压、辅助电压往往有好几组每组都需要独立的电源平面和足够的去耦电容位置小基板根本铺不开。功耗密度高、需要外挂散热器的场景也优先FCPBGA。封装体大顶部面积大散热器接触面积就大热阻更容易做低。而且FCPBGA基板厚、铜层厚热量从Die传导到焊球再进PCB的路径更通畅。如果做消费电子、便携设备或者板卡面积被卡得很死FCCSP会是更合理的选择。比如手机主控、WiFi模组、PMIC电源芯片这类器件引脚不多但对面积和高度极其敏感。FCCSP封装体比FCPBGA小一圈贴装高度也更低非常适合紧凑型设计。有个容易忽略的点芯片本身是否只提供某种封装有时根本没得选。很多网络交换芯片、高端FPGA只出FCPBGA版本而一些射频前端芯片、PMIC只出FCCSP版本。所以选型时不能只站在PCB设计角度考虑还要看芯片原厂的封装路线图。2. 从封装到PCB焊盘设计与扇出布局2.1 焊盘尺寸与开窗拿到封装图纸后第一件事不是画封装而是核对芯片底部焊球的实际尺寸和间距。FCPBGA的焊球直径常见为0.6mm到0.8mm间距多为1.0mm或0.8mmFCCSP的焊球直径更小常见0.3mm到0.45mm间距多为0.5mm、0.4mm甚至0.35mm。PCB焊盘设计直接决定焊接可靠性这里给出我常用的经验值对于间距1.0mm的FCPBGA焊盘直径取0.45mm到0.5mm焊盘开窗比焊盘大0.1mm左右确保锡膏印刷后能与焊球良好融合。对于间距0.8mm的FCPBGA焊盘直径取0.35mm到0.4mm开窗相应缩小。对于间距0.5mm的FCCSP焊盘直径取0.25mm到0.28mm开窗0.3mm。对于间距0.4mm的FCCSP焊盘直径取0.2mm到0.22mm。焊盘千万别开太大。焊盘大了相邻焊盘之间的阻焊桥变窄印刷锡膏时容易连锡回流焊后还可能因为表面张力不均导致芯片自对准效果变差。反过来焊盘太小又会导致焊点强度不足温度循环测试时容易开裂。阻焊开窗方式也需要注意。细间距器件建议使用NSMDNon-Solder Mask Defined非阻焊定义方式也就是阻焊开窗比焊盘大焊盘完全暴露铜箔尺寸由焊盘本身决定。这种方式对位精度要求高但焊点可靠性更好。个别情况下如果板厂工艺能力不足焊盘边缘容易被阻焊覆盖就得改用SMDSolder Mask Defined阻焊定义方式让阻焊层部分覆盖焊盘边缘这种情况多见于焊盘间距极小、无法保证阻焊桥宽度的场景。2.2 扇出与过孔方案扇出是FCPBGA和FCCSP设计中最耗时、最考验功夫的环节。核心思路就一句话把芯片内部引脚的信号用最短路径引到外层可布线区域。先看过孔选择。间距1.0mm的FCPBGA焊盘之间空间充裕机械过孔用0.3mm钻孔、0.6mm焊环就能满足如果PCB层数多、布线密度大可以改用激光盲孔0.1mm钻孔配0.3mm焊盘把扇出盘压缩到极限。间距0.4mm的FCCSP机械孔完全没法打必须用激光盲孔加盘中孔工艺过孔打在焊盘正中间再用树脂填平、电镀盖帽否则锡膏会顺着过孔流走。盘中孔Via-in-Pad工艺在细间距器件上几乎是必须的。但要注意盘中孔必须做树脂塞孔处理。如果不塞孔回流焊时焊料会沿孔壁爬进过孔导致焊点少锡、虚焊如果塞孔不饱满焊盘表面会有凹陷同样影响焊点质量。我在实际项目中遇到过一批板卡因为塞孔凹陷导致芯片焊球虚焊显微镜下看焊点空隙非常小但就是过不了振动测试排查了很久才发现问题出在PCB制造环节而不是焊接曲线。具体扇出策略我建议分这几步走先看芯片封装图纸里的引脚排列把电源、地、信号分别标出来。电源和地引脚优先就近打孔落入内层平面不要占用外层布线通道。高速信号引脚优先扇出到外层减少过孔数量这对信号完整性至关重要。剩下的普通IO信号按走线方向规划过孔位置尽量保持各过孔之间间距均匀。个人经验扇出时不要把每个焊盘都机械地“打一个孔拉一根线”。先数清楚芯片一共引出多少路高速信号需要用到哪些层反向推算走线通道够不够再决定过孔类型和扇出层数。很多初学者扇出到一半发现通道不够整板推翻重来就是前期没有算清楚资源。2.3 叠层与阻抗设计FCPBGA和FCCSP器件对叠层的要求差异很大。FCCSP因为基板层数少PCB侧往往只需要4层或6层就能完成布线。但要注意FCCSP的芯片通常工作在较高频率关键信号需要保证阻抗连续。4层板叠层建议这样排顶层信号、第二层完整地平面、第三层电源平面、底层信号。高速信号尽量走顶层参考第二层地平面避免跨越分割。FCPBGA器件的设计则复杂得多。很多FCPBGA芯片集成了DDR接口、SerDes高速串行接口、PCIe等信号种类繁多对叠层要求非常高。我设计过一块8层板叠层安排是顶层信号、第二层地、第三层信号、第四层电源、第五层地、第六层信号、第七层电源、第八层信号。DDR走线要保证同组信号等长差分信号要控制差分阻抗和共模阻抗单端信号要控制到指定阻抗。做阻抗设计时有两个细节常常被忽略一是参考平面必须完整。高速信号穿越参考平面分割区域会带来严重的阻抗不连续和回流噪声轻则信号质量差重则系统不稳定。布线前就要规划好电源平面分割让高速信号始终有连续的地平面作为参考。二是阻抗计算时要用正确的模型。外层微带走线与内层带状线的阻抗计算公式不同差分线还需要考虑线间距和耦合效应。建议直接用SI工具仿真不要凭经验估算。我踩过最深的坑是某次用2.5D仿真软件算了一条DDR数据线的阻抗仿真结果56欧姆板厂实测只有48欧姆后来发现是板厂压合厚度公差比仿真模型大加上我们选用了高DK值的板材导致偏差明显。从那以后我都会给板厂提前确认叠层参数再根据实际生产参数重新复核阻抗。关于信号回流还有一点必须提醒BGA中间区域的电源地引脚数量庞大如果这些引脚没有通过过孔直接打到电源地平面信号回流会绕很远的路产生严重的EMI问题。扇出时一定要把电源地引脚优先打孔并保证每个电源引脚至少有一个去耦电容就近连接。3. 布线阶段的高频雷区电源完整性与信号完整性3.1 去耦电容布局到底怎么放很多工程师处理FCPBGA这种大封装时最容易踩的雷是“电源引脚旁边放不下电容”。芯片下部密密麻麻全是引脚表面器件根本没空间电容只能放在芯片外围结果去耦效果大打折扣。我的做法是在PCB设计阶段就提前规划电容位置。芯片正下方能利用的空间极有限但芯片周围一圈是可以利用的。去耦电容应尽可能靠近对应电源引脚放置顺序按照“小电容靠近芯片、大电容稍远”的原则。0.1uF的高频去耦电容尽量放在芯片的电源脚正对的外围区域走线要短而粗10uF以上的大容量电容可以放远一些因为中低频去耦对引线电感不那么敏感。FCPBGA器件通常有几个核心电源组比如VCCINT、VCCIO、VCCAUX。这些电源的电压不同去耦电容接法也不同千万不能混用。同一组电源的去耦电容最好均匀分布在芯片四周而不是集中在某一角。我在某个项目里遇到过这样的问题FPGA内核电压1.0V按芯片手册要求去耦电容全部放置到位但实测压降仍然超标。排查后发现问题出在PCB内层电源平面被切割成太多小碎片导致电源路径的等效电感偏高瞬态响应不足。后来重新规划了平面分割把VCCINT区域做得足够完整并在平面边缘增加了大量过孔缝合问题才彻底解决。3.2 差分对与关键信号布线FCPBGA芯片的SerDes通道速率动辄10Gbps以上这个级别的信号布线规则和低速信号完全不同。核心原则包括差分对内等长误差控制在5mil以内越短越好。差分对之间要保持足够的间距避免串扰。间距建议取线宽的3到5倍不同对的间距要保证至少20mil以上。过孔数量尽可能少。高速信号每经过一个过孔阻抗就发生一次突变对信号质量影响很大。万不得已要换层必须保证过孔旁边有完整的地回流路径。穿层换孔的地方也要特别注意。如果信号从顶层穿过过孔到第三层参考平面从第二层地换到了第三层的邻近层如果这个邻近层是电源平面而不是地平面回流路径就不完整了。在这种情况下最好在过孔旁边打一个地孔帮助信号完成回流换层。除了SerDesDDR总线的等长控制也是重点。DDR3以上同组DQ、DQS的等长要求非常严格往往需要反复绕线。注意绕线要采用“锯齿形”走线避免直角和锐角等长补偿时要考虑过孔带来的额外延迟不要等到布线完成再统一绕线那样往往找不到绕线空间。4. 热设计算清楚每一瓦的去向4.1 从热阻到散热路径FCPBGA和FCCSP都可以承载较高功耗但两者散热能力完全不同。FCPBGA封装体大顶部可以直接贴合散热器芯片Die到封装顶面的热阻Rjc通常能做到0.3到0.5°C/W搭配良好的散热器之后整机散热能力很强。FCCSP封装体小顶部面积有限而且很多情况下芯片上方不能直接接触散热器热量主要靠PCB传导热阻明显偏高。选型阶段要关注封装图纸里给的热阻参数Theta-JA结到环境、Theta-JC结到外壳、Theta-JB结到板。实际设计时按下述流程做一次粗略热估算确定芯片最大功耗P。确定允许的最高结温Tj一般芯片规格书会写105°C或125°C。确定环境温度Ta比如工业级产品要求70°C。计算允许的系统总热阻R总 (Tj - Ta) / P。根据封装和散热方案评估Rjc、散热器接触热阻、散热器到环境热阻总和必须小于R总。举个例子某FCCSP芯片功耗3W允许结温105°C环境温度55°C那么系统总热阻需要控制在(105-55)/316.7°C/W以内。如果Theta-JC是8°C/WPCB到环境的热阻是8°C/W总计16°C/W勉强可用。但如果环境温度升到65°C总热阻就必须小于13.3°C/W这时可能就需要加辅助散热措施或者降低功耗。4.2 散热方案怎么选FCPBGA器件常见的散热方案是加散热器。散热器固定方式要特别考虑——不能直接用胶粘死在封装表面因为返修时需要拆散热器。我一般推荐使用带弹簧扣具的散热器或者用卡扣、螺丝固定配合导热垫片填充间隙。散热器底部和封装顶面之间的导热垫片选型要注意两点一是垫片厚度要大于两者之间的最大间隙确保充分接触二是垫片的热导率要够高至少3W/mK以上。市面上很多导热垫片标称厚度很薄但实际压缩率有限装好后可能根本没有完全接触散热效果大打折扣。FCCSP器件因为封装表面无法直接接触散热器更常见的做法是依靠PCB铺铜散热。芯片正下方的PCB焊盘区域可以通过大量过孔把热量导到内层和底层铜皮。这些过孔叫热过孔Thermal Via孔径一般为0.3mm孔间距0.8mm左右越多越好。内层铜皮要尽量大块底层铺铜再配合底部散热铜块或外壳导热垫把热量导出去。不过有个矛盾点必须提醒热过孔太多太密会破坏电源平面的完整性。因为热过孔大部分都是接地的大量的地过孔打下去电源平面被掏得千疮百孔可能会影响电源阻抗。设计时需要平衡散热和电气性能一般建议热过孔不要打在芯片电源引脚正下方而是均匀分布在焊盘阵列周围的空白区域。5. 焊接工艺全流程从印刷到返修5.1 钢网设计与锡膏选择焊接质量一半取决于PCB设计另一半取决于SMT工艺。PCB设计阶段就要替SMT环节着想否则再好的贴片厂也难做出稳定良率。钢网开口尺寸的确定要结合PCB焊盘尺寸和锡膏印刷工艺能力。我的经验是钢网厚度0.1mm到0.12mm对于0.8mm以上间距的FCPBGA开口尺寸可以与焊盘尺寸相同或略小5%到10%对于0.4mm到0.5mm间距的FCCSP开口需要比焊盘小10%到15%避免锡膏过量导致连锡。锡膏选择上倒装芯片常用的无铅锡膏是SAC305锡银铜合金。细间距器件建议选用锡粉颗粒更小的Type 4或Type 5锡膏颗粒越小印刷一致性越好但成本也越高。Type 3锡膏用于0.5mm以上间距问题不大0.4mm及以下间距就必须上Type 4别省这个钱。印刷环节有一个常见问题锡膏桥连。出现桥连时优先检查钢网开口是不是太大、印刷压力是不是太高、刮刀角度是否合适。另外钢网的张力也决定了印刷质量钢网张力和开口位置的精确度都需要定期校准。PCB板面如果有油污或者氧化膜锡膏浸润性会变差贴片前需要确认PCB表面处理工艺。FCPBGA和FCCSP这类器件一般建议使用沉金或沉银表面处理不要用HASL热风整平因为HASL表面平整度太差细间距焊盘的锡膏印刷厚度一致性无法保证。5.2 回流焊曲线温度就是命脉倒装芯片器件对回流焊温度曲线极其敏感温度太高可能损伤芯片内部结构温度太低焊球无法充分熔合并形成可靠IMC金属间化合物层。炉温曲线的核心控制点升温区斜率建议控制在1到3°C/s。升温过慢锡膏溶剂挥发不充分容易产生气孔升温过快元器件热冲击大芯片容易损坏PCB还可能发生板弯板翘。预热区温度150°C到180°C左右持续时间60到120秒。回流峰值温度SAC305锡膏的熔点是217°C峰值温度一般控制在235到245°C之间。超过250°C要警惕个别芯片封装材料耐受能力有限峰值过高会导致塑封料开裂。回流时间温度超过217°C的持续时间建议控制在40到70秒之间。这个温度曲线上有一个经常被忽视的点升温区斜率和炉内风机的风速。某些回流焊炉子风机风速过高会把细小的锡膏颗粒吹偏移细间距器件特别容易出现锡珠。遇到这种情况可以稍微降低风机转速或者调整锭温和链速让风速对器件的影响降到最小。如果你用的是氮气回流焊焊接效果会更好。氮气可以降低锡膏氧化程度提升润湿性减少焊球空洞。不过氮气成本较高一般只在可靠性要求特别高的场合才用。5.3 返修与植球芯片贴错了或者需要升级免不了要返修。FCPBGA和FCCSP的返修比普通QFP芯片复杂得多核心工具是热风返修台最好带底部预热功能。拆卸芯片时要控制热风温度和风速既要让焊球完全熔融又不能把邻近器件吹飞。我通常在芯片上方加一个专用的加热喷嘴让热风集中在目标芯片上同时底部再用红外加热板预热PCB减少温差造成的板弯。芯片取下来之后PCB焊盘上会残留焊料需要用除锡带清理干净。这时最容易犯的错误是强行用烙铁刮焊盘导致焊盘脱落。细间距器件的焊盘附着力有限用力过猛会把焊盘直接拽下来板子就废了。正确做法是用除锡带配合助焊剂靠毛细作用吸走残留焊料动作要轻柔温度不要太高。如果换新芯片贴回去新芯片的焊球是完好的可以直接刷助焊剂贴装。如果拆下来的旧芯片要重复使用需要重新植球。植球工艺说起来简单在芯片底部涂上助焊剂放上锡球加热让锡球熔化形成新的焊球。但实际做起来非常考验熟练度锡球直径要跟原厂一致植球夹具要对准加热温度和时间要控制到位。说实话只要返修过的芯片我都不建议用在量产产品上可靠性没法保证。如果是BGA芯片焊球熔融但贴装位置有偏移返修时可以利用熔融焊球的表面张力做自对准调整前提是焊球的熔融状态要维持足够长的时间。这点在实际操作中需要自己积累手感纸上很难说清楚。6. 日常踩坑实录失效模式与排查6.1 典型失效图谱在量产和可靠性测试过程中FCPBGA和FCCSP器件最容易出现以下失效模式第一类是焊点空洞。空洞率过高会显著降低焊点机械强度和导热能力严重的还会导致电流路径截面积减小引发局部过热。产生空洞的主要原因包括锡膏在回流过程中助焊剂挥发气体未及时排出、焊盘或焊球表面氧化、回流温度峰值不足、升温速度过快。X-Ray是检测空洞最直接的手段一般要求关键焊点空洞率控制在25%以下BGA中心区域的空洞要更严格。第二类是芯片开裂Die Crack。倒装芯片的Die直接暴露在封装体一侧受外力或者温度冲击容易开裂。常见原因是PCB板弯时应力传递到芯片、散热器扣具压力过大、热循环测试中封装与基板热膨胀系数不匹配。芯片开裂初期很难察觉往往表现为功能时好时坏或者经过多次温度循环后彻底失效。超声波扫描CSAM/C-SAM可以检测到芯片内部开裂。第三类是焊球桥连。细间距FCCSP器件在焊接后相邻焊球之间可能出现桥连通常由锡膏印刷过量、钢网开口过大、贴装压力过高等原因导致。轻微桥连可以通过X-Ray检查出来严重的直接造成短路上电就烧芯片。第四类是焊盘剥离。焊盘从PCB基材上脱落多发生在返修过程中尤其是拆卸芯片时加热温度过高或用力过猛。我见过最夸张的一次整个BGA焊盘阵列被连根拔起PCB表面铜箔都翻起来了那个板子直接报废。6.2 问题排查的实用思路遇到焊接失效问题我的排查顺序是先看外观再看X-Ray最后做切片分析步步深入不要跳步。外观检查重点看芯片本体是否偏移、是否有裂纹、焊点周围是否有锡珠、PCB是否有变色焦黄。外观能解决一半以上的问题。X-Ray检查重点看焊球是否对齐、是否有桥连、空洞率是否超标、焊球形状是否饱满。X-Ray可以确认大部分内部缺陷。切片分析是破坏性手段用来确认焊点内部的IMC层厚度、空洞具体位置、裂纹走向。切片分析需要专业实验室费用不低但很值。有些问题X-Ray看不出来非要切片才能看到真相。还有个容易忽略的方向助焊剂残留。倒装芯片底部空间狭小助焊剂残留物如果清洗不彻底在湿热环境下可能形成漏电通道导致芯片功能异常或静态功耗异常升高。这种情况需要在高倍显微镜下仔细观察芯片底部的残留情况。设计阶段也要考虑是否需要设计清洗工艺以及选择免洗助焊剂还是水洗助焊剂。另外一个重要的经验是失效分析一定要保留“原位证据”。很多人发现芯片功能异常后第一时间把芯片从PCB上拆下来然后再送去分析。这等于把案发现场破坏了——很多失效信息只在“焊点芯片PCB”这个完整体系里才能看明白。正确做法是先做整板X-Ray再做无损检测最后再拆芯片。拆下来的芯片单独保存配套信息记录完整这样才能做准确的归因。6.3 设计阶段可以提前规避的坑很多焊接失效问题根源其实在PCB设计阶段就已经埋下了。提前规避比事后排查高效得多。第一个坑是焊盘与芯片引脚定义不对应。拿到芯片封装图后千万要仔细核对PCB焊盘阵列的引脚编号尤其是电源和地的分布。有的芯片引脚排列顺序和封装图纸看起来一样但实际旋转了180度或者镜像安装一上电就短路。这种问题我在PCB评审时见过多次每次都是由一名细心的同事对着原理图和封装图逐脚核对才发现的。第二个坑是封装库自建的误差。很多人习惯自己画封装库画完也不做仔细检查结果焊盘间距差个0.1mm量产时才暴露出来损失惨重。建议所有自制封装都要有个“三级校对”流程画封装的人自查、同事交叉核对、电脑DRC规则验证。尤其是细间距器件差之毫厘谬以千里。第三个坑是散热过孔完全堵死电源平面。前面讲过热过孔的必要性但如果过度打热过孔电源平面被严重分割电源完整性出问题芯片工作不稳定很多人会误以为是焊接问题排查很久都找不到方向。判断方法很简单看芯片的电源脚电压是否在工作范围内波动用示波器在芯片引脚旁边测量电源纹波。第四个坑是测试点设计不当。FCPBGA和FCCSP芯片引脚密集很多情况下无法直接在引脚上测量信号测试点必须预先设计到外围。测试点的位置要考虑到探针的可达性不能放在芯片正下方也不能离高速信号太近否则探针本身就会影响信号质量。合理的测试点设计能极大提升调试效率。7. 从PCB到封装的协作经验做FCPBGA和FCCSP相关项目PCB工程师、封装设计工程师、SI工程师、工艺工程师之间必须紧密配合。我见过很多项目在研发阶段各干各的到了试产阶段才发现问题互相推诿这种内耗最消耗团队精力。我建议PCB设计初期就做一次“封装-PCB联合评审”确认以下事项封装基板的引脚分布是否与PCB扇出方案匹配。芯片底部电容是否影响PCB布局。封装热阻参数是否满足整机散热需求。芯片安装方向是否与结构设计冲突。PCB表面处理方式是否满足焊球可靠性要求。这套评审流程看起来繁琐但能避免大部分后期改动。封装引脚一旦定下来改封装就是几个月的周期和几十万的费用而PCB侧改一版只需要一两周。所以前期把评审做扎实比后期返工划算得多。我在量产项目里还总结出一条经验首次打板的PCB尽量做成可测试、可验证的版本。比如把关键电源网络加上测试点把高速信号预留串阻位置把芯片周边多余空间保留给返修设备操作。试产阶段发现的问题越多量产阶段的风险越小这个投入非常值得。最后说点实际体会写到这里我想起刚入行那会儿第一次做FCPBGA芯片的PCB设计焊盘开大了钢网开口又没改结果试产几十片板子几乎全部桥连贴片厂打电话过来时我整个人都是懵的。后来一步步排查才发现问题根源是我对封装和工艺的理解太浅拿普通BGA的经验直接套在倒装芯片上。这些年做下来最大的体会是FCPBGA和FCCSP这类封装绝不是“照着手册画个封装、布个线、扔给贴片厂”就完事的。从选型阶段的散热评估到PCB阶段的焊盘、扇出、叠层、阻抗设计再到SMT阶段的钢网、曲线、返修每个环节都是环环相扣的。任何一个环节的疏忽都要在后面的环节付出更大的代价。如果你手头正在做类似的项目我的建议很简单第一步把封装规格书吃透尤其是引脚分布、焊球尺寸、热阻参数、安装注意事项第二步在设计阶段就引入工艺和仿真手段第三步试产之前和贴片厂、板厂充分沟通把钢网方案、炉温曲线、检查标准都确认清楚。这三步走扎实项目就成功了一大半。