做硬件这些年我收到过不少类似的诉求客户说板卡空间不够、成本要压、器件选型被卡然后问能不能把以太网网络变压器去掉。早期我也一口回绝觉得变压器是雷打不动的标准件。直到自己亲手做了几版去掉独立变压器的方案才发现这事没那么绝对但前提是你要把里面的道理想清楚并且接受它带来的新约束。这篇文章就把我实际验证过的三种“PHY直连”思路完整拆开讲MDI差分电容耦合直连、SGMII/1000Base-X数字接口直连、以及集成磁性RJ45替代独立变压器。三种方案的电路设计、器件选型、寄存器配置、布局布线和调试坑都会涉及适合正在做低成本以太网设备、板内PHY互联或者背板通信的工程师参考。1. 以太网变压器到底在守什么防线1.1 隔离、共模、阻抗、浪涌四件事缺一不可吗要判断能不能省变压器先得知道它干了什么。以太网变压器在链路里同时承担四个角色电气隔离、共模抑制、阻抗匹配、浪涌防护。电气隔离变压器内部是初级和次级两组独立绕组通过磁感应耦合传递信号初次级之间没有直流回路。这样两端的参考地电位不同也没关系能阻断地环路电流。实验室常见的场景是两台设备一个接市电、一个接开关电源地电位可能差几十伏甚至上百伏没有变压器隔离这个压差会直接灌进PHY芯片。共模抑制以太网差分信号对线内部是差模传输变压器对共模信号呈现高阻抗能把外部干扰挡在PHY之外。尤其是百兆和千兆以太网在长线缆上跑的时候共模干扰非常明显变压器加中心抽头电容组合是抑制EMI的主力。阻抗匹配变压器按1:1或1:1.414变比设计配合PCB差分线实现100Ω特征阻抗匹配。它本质上也是信号链路的阻抗转换点保证信号能量高效传递。浪涌防护雷击、静电、电源波动产生的瞬态高压变压器绕组间能承受1500V甚至更高电压是第一道物理防护。没有它浪涌会直接打到PHY引脚。这四个功能里电气隔离和浪涌防护是非共地、长距离、户外场景的刚需。但如果你的应用是单板内PHY对接、同一个电源域、走线不超过几十厘米那隔离和浪涌优先级就没那么高。共模抑制可以靠共模电感补阻抗匹配可以靠差分阻抗设计和端接电阻补。所以“能不能去掉变压器”其实是在回答你的应用场景在不在隔离需求之外。1.2 可以省掉变压器的几个判断条件从工程实践来看真正敢去掉独立变压器的场景基本满足下面几个条件两端设备必须共地。这是最硬的一条。板内互联、同一背板、同一个电源域这种共地关系是可靠的。跨设备、跨电源域、距离超过1米不建议冒险。没有户外浪涌和强静电环境。室内消费类产品相对安全工业现场靠近电机、变频器、户外线缆这种环境一定要保留变压器或额外加严防护。速率不要太激进。百兆的宽松度远好于千兆。千兆四对线同时收发对阻抗连续性和回波损耗的要求高一个量级去掉变压器后的容差窗口很小。PHY芯片本身要支持外部交流耦合。绝大多数PHY的MDI引脚都是差分对可以在数据手册里找“Transformerless”“AC Coupling”或“Direct Connection”相关描述部分国产百兆PHY芯片资料里直接给出了无变压器参考设计。如果上述条件都满足就可以考虑直连方案了。但直连也分好几条技术路线下面先做个整体选型梳理。2. 三种直连方案的定位与选型边界2.1 一张表看清三种方案的本质差异先说结论严格意义上的“零变压器直连”只有两种一种是在MDI模拟接口上用电容隔直耦合一种是绕开MDI直接用SGMII/1000Base-X这类数字SerDes接口互联。第三种方案——集成磁性RJ45插座——严格讲里面还是有变压器但它在PCB上消灭了独立变压器工程上经常被归到“免外置变压器”这一档也有很多人把它当直连方案用。方案链路接口是否需要磁性元件典型应用距离主要约束成本/面积收益MDI电容耦合直连PHY的MDI差分对跨接隔直电容不需要板内或短背板10厘米以内必须共地速率越高越敏感省掉变压器BOM最省SGMII/1000Base-X直连数字SerDes差分接口不需要板内到跨板可达几十厘米要求双方都有SerDes接口配置复杂省掉变压器和PHY模拟侧集成度高集成磁性RJ45MDI经由连接器内部变压器到RJ45有藏在连接器内标准网线满足IEEE距离仍然存在变压器只是免外置减少独立器件数量节省贴片位2.2 什么时候选电容耦合直连如果主控SoC或MCU内集成了MAC和PHYPCB上要跑以太网但不需要RJ45外接网线只是两块板子之间短距离传以太网数据——这是方案一的典型场景。比如工业背板上主控板到接口板的百兆以太网以前可能放两颗变压器实际距离只有几厘米纯属浪费。用0.1uF~1uF的隔直电容串联在MDI差分线上两边PHY的直流偏置互不影响信号照样传。2.3 什么时候走SerDes数字直连如果你的两片芯片都有SGMII或1000Base-X接口比如FPGA到FPGA、SoC到交换芯片、或者做背板线卡互联那根本不需要走到MDI模拟侧。SGMII本身是数字串行接口CML电平板上差分走线就能传完全和网络变压器无关。这种方案速率上限高而且省掉了两端PHY芯片链路设计等于被“数字化”了抗干扰能力取决于PCB走线质量。2.4 集成磁性RJ45算不算直连严格讲不算纯直连。但很多量产产品里用户口中“不用变压器”实际诉求是不想单独放一个网络变压器这时候带磁性模块的RJ45插座MagJack就是最省事的答案。它把变压器、共模电感、端接电阻全部封装进连接器座子PHY的MDI引脚直接拉过去就能用。省外置变压器、省共模电感、省Bob Smith网络的位置产线贴装也少好几个器件。代价是连接器本体尺寸变大成本不一定比分离式方案低但整体可靠性和一致性更好。3. 方案一全流程MDI差分电容耦合直连3.1 电路拓扑和隔离电容怎么选这个方案本质就是“用电容替代变压器实现交流耦合”。以百兆PHY为例两片PHY的MDI差分对按收发交叉对接PHY A TXP ── 1uF/2kV ── PHY B RXP PHY A TXN ── 1uF/2kV ── PHY B RXN PHY B TXP ── 1uF/2kV ── PHY A RXP PHY B TXN ── 1uF/2kV ── PHY A RXN关键点是两端PHY的TX/RX中心抽头保持各自原来的接法互不连通。百兆PHY的MDI信号内部有大约2.5V的直流偏置直接短接必然形成直流电流通路轻则信号异常重则烧片。串入电容后直流被切断交流信号正常通过。电容容值选型有一个非常实用的估算逻辑。以太网信号频谱低端有能量如果电容太小高通效应会截掉低频分量接收端会出现基线漂移和误码。常见做法是0.1uF起步我稳妥起见习惯用1uF。这里有个直观比较接收端差分阻抗约100Ω1uF电容的低频截止频率约1.6kHz远低于以太网信号的能量集中区间足够安全。耐压选2kV不是因为它要承受那么高的电压而是去掉变压器后共模电压路径不确定大耐压电容能给你兜底。有些PHY数据手册会写明“100nF AC coupling capacitor between PHY and PHY”这种直接按手册取。如果手册没写就按100nF到1uF之间取值并在样板阶段实测长包收发和误码率。3.2 布局布线和阻抗控制电容直连的PCB布局有几个硬性要求差分对全程保持100Ω差分阻抗。差分线宽线距按叠层计算比如常见的4层板表层走线线宽6mil、线距6mil附近可以达到100Ω差分具体以阻抗计算工具为准。隔直电容成对放置同一对差分线上的两只电容位置要镜像对称避免P/N两路长度差引入共模转换。我习惯把电容放在差分线中间位置两侧引线长度尽量相等。参考地平面必须完整。MDI信号的回流路径依赖连续的GND平面如果跨分割或走线穿过了地平面裂缝信号质量和EMI都会恶化。走线总长度越短越好。板内互联建议整体控制在50mm以内。超过这个距离没有变压器做共模抑制走线本身就成了天线测试EMI时会很难收场。电容封装建议用0402或0603。0402寄生电感更小适合千兆0603焊接余量大百兆产品更皮实。两者都能满足看你们工厂的贴片能力。3.3 寄存器配置与自协商注意事项很多工程师会担心去掉变压器后PHY还要不要配寄存器。我的经验是大部分情况下不需要特殊的“无变压器”模式PHY芯片并不知道前级是变压器还是电容它只知道差分线上来了信号。但有两件事必须做对自协商不要关。直连场景同样可以自协商两端PHY会通过信号线上的脉冲协商出共同速率。一定要开着强制指定速率反而容易在链路初期出现协商失败。参考时钟要精确。PHY的25MHz晶体或振荡器必须保证50ppm以内直连没有变压器吸收误差时钟偏差会直接变成误码。百兆直连的测试标准我一般这么定两端PHY通过寄存器开启自协商等待Link Up然后用打流工具连续跑1000个以上大包1472字节再混杂跑大量小包帧丢失率为零才算过。如果中途Link掉线或者丢包先查电容焊接再用示波器量差分眼图。4. 方案二全流程SGMII/1000Base-X数字直连4.1 为什么数字接口直连可以不要PHY模拟前端方案二的逻辑和方案一完全不同。方案一还在MDI模拟域里折腾方案二直接从根上绕开了网络变压器的应用位置。SGMII是MAC和PHY之间的数字接口1.25Gbps串行速率CML类电平板上做100Ω差分走线发送端串0.1uF AC耦合电容。它传输的是编码后的数字数据流不涉及MDI那种2.5V偏置、MLT-3编码、线缆共模这些模拟域问题自然也不需要网络变压器。1000Base-X的物理形态类似只是协议层用的是8B/10B编码和Clause 37自协商它通常接光模块也可以直接用于芯片间SerDes互联。所以如果你看到两片芯片都有SGMII或1000Base-X直接拉差分线对接就是最干净的“直连”。比如FPGA作为MAC处理数据对面是一颗带SGMII接口的交换芯片中间不需要PHY也不需要变压器板上就是一对千兆SerDes差分线。4.2 MAC模式和PHY模式的配置陷阱这个坑我在FPGA项目里踩过也是网上很多人反复问的点SGMII IP核与PHY芯片一起使用时IP核应配置成MAC模式。SGMII协议里接口两端的角色是不对称的。一端是MAC另一端是PHY。如果你用FPGA实现SGMII IP核去连接外部PHY芯片FPGA这边的IP核必须配成MAC模式外部PHY跑PHY模式。反过来如果用两片FPGA之间通过SGMII直连没有实体PHY介入那就要一端配MAC模式、另一端配PHY模式或者使用支持对称模式的IP配置。配错的表现很典型Link状态明明能起来但数据完全不通或者偶尔通几十个包就断了。原因在SGMII的带内自协商机制MAC和PHY角色不对协商状态机无法完成速度配置对齐。所以画板子之前先翻两边芯片手册确认各自支持哪些模式再定FPGA侧的IP配置。4.3 时钟、主从和AC耦合电容的调试要点SGMII直连对时钟的要求比MDI直连更严格。两种常用做法两端各自提供125MHz参考时钟SGMII通信时接收端从数据流中恢复时钟。这种方式容错性最好但要求两端参考时钟都达标±100ppm以内。一端做主时钟源分发给两端PHY/芯片。这种主从方式容易出问题如果从端没有正确配置成“恢复时钟”模式时钟频率差会积累导致链路BER恶化。AC耦合电容在SGMII发送端串接0.1uF是行业惯例选X7R材质额定耐压50V或100V足够不需要像MDI那样上kV级别。调试中最容易迷惑的现象是SGMII链路Up但吞吐量极低或者只有小包能过。这类问题九成出在参考时钟的抖动和频率偏差上用示波器量125MHz时钟的抖动再看两端芯片手册允许的抖动容限。如果手头没有高速示波器优先怀疑一个地方主从时钟没有配置对两端都在发时钟或都在收时钟这种同步错误会导致连续数据流中的定时漂移。5. 方案三全流程集成磁性RJ45的工程取舍5.1 MagJack内部电路和变比选择集成磁性RJ45MagJack外壳是标准RJ45内部装了一颗完整的网络变压器通常还包括共模电感和端接电阻电容。它解决了独立变压器占用PCB面积的问题也避免了自己画变压器外围电路时出错。选型时看两个核心参数速率等级和变压器变比。百兆MagJack通常是1:1变比千兆则看PHY要求有些PHY需要1:1.414的升压型变压器。选错变比的话链路能协商通但发射功率和接收灵敏度都不匹配短距离看不出毛病稍微拉长网线就掉包。另一个参数是隔离耐压等级。室内产品选350V规格就够如果有安规要求或者产品走工业认证选1500V以上的型号。带屏蔽罩的MagJack对EMI有好处外壳要接好系统地不然屏蔽罩反而变成天线。5.2 选型判定什么时候该用它顶替独立变压器个人经验是下面几种情况适合用MagJack主控板面积受限独立变压器加共模电感加RJ45的布局排不下。产线贴片能力一般想减少手焊器件和离散元件的错料风险。产品改版频繁每版PCB都要重新评估变压器选型用MagJack可以固定一个料号不折腾。POE供电需求不复杂MagJack内部变压器中心抽头可以直接给PSE/PD电路取电不需要额外处理。如果追求极致成本且PCB面积不紧张分离式方案可能更便宜。但如果把隐性成本算进去——独立变压器的市场波动、贴片不良、来料一致性——MagJack在中小批量产品里往往综合成本更优。5.3 布局上的快速检查项MagJack布局有几个容易踩的地方连接器底部和PHY引脚之间的差分走线保持100Ω阻抗连接器焊盘处做阻抗匹配微调。如果MagJack是带金属屏蔽壳的壳子要就近打孔连接到地层连接阻抗越低越好。PHY到MagJack的距离不宜过远一般建议不超过15mm太远会导致差分走线寄生参数偏大。中心抽头是接到电源还是接地必须看PHY手册。百兆PHY常把中心抽头通过0.1uF电容接到电源或地千兆PHY通常要求中心抽头经0.1uF电容接地。接反了信号会被直流偏置钳位轻则误码重则烧片。这颗0.1uF电容是高频路径的关键必须靠近PHY引脚放置而且要用X7R或COG材质保证高频特性稳定。6. 实测中踩过的坑和排查链路6.1 电容直连协商不上的完整排查桩案例一块接口板通过背板与主控板互联原设计有两颗网络变压器改版后换成MDI电容直连结果Link死活起不来。排查链路是这样走的第一步万用表量两端的电源和地确认供电正常。结果正常。第二步示波器看PHY TX差分信号。发现TX有信号幅度和形状基本正常。第三步看RX端电容之后的波形。发现幅度衰减严重只剩正常信号的1/3。第四步检查电容值。发现贴的是0.1uF但耐压是100V的普通X5R电容两端直流偏置下有效容值掉到原来的几十nF高频阻抗变大。替换成1uF/X7R/2kV电容后Link正常。这个案例说明去掉变压器后直流偏置会直接加在AC耦合电容上普通电容在直流偏置下容值会坍缩。选型不能只盯着标称容值要看直流偏置下的有效容值。6.2 去掉变压器后PHY发烫甚至烧片另一块板子测试时发现某颗PHY芯片在空载状态下就开始发烫手摸有明显热感。分析后发现原因是两个PHY的MDI中心抽头都接了自己的电源而两端的GND之间虽然名义上共地实际地平面阻抗偏高。地噪声导致两端偏置电压不同形成低频地环路电流电流顺着屏蔽层和差分线回流最终灌入PHY的内置端接电阻。解决方法是把中心抽头之间的直流路径彻底隔离同时在这条链路靠近PHY的位置加一颗共模扼流圈。共模扼流圈对差模信号阻抗极低对共模电流呈现高阻抗相当于半只变压器在起作用。如果空间允许我建议所有MDI电容直连的板子都串一颗共模电感成本不高但能拦住很多莫名其妙的问题。6.3 SGMII直连通但丢包问题往往在时钟一次FPGA和交换芯片用SGMII互联测试时发现Link能建立但大流量下丢包率在千分之一到百分之一之间波动。刚开始怀疑差分走线串扰改了好几版线序都没用。后来用频谱仪看125MHz时钟才查出是给交换芯片供时钟的PLL在温度升高后抖动从15ps恶化到60ps超过PHY芯片1000Base-X接收端的抖动容限。换成独立的高性能振荡器后丢包率归零。这个问题的经验是SGMII直连对时钟抖动的敏感度比普通MAC-PHY方案高出不少因为中间少了一级PHY的重定时缓冲。凡是数据要跨过不同电源域的芯片互联时钟源尽量独立不要图省事共用一个PLL输出。6.4 百兆和千兆在直连时的差别百兆MDI直连的宽容度远高于千兆。百兆信号速率125MBaudMLT-3编码三电平信号对阻抗不连续不敏感。千兆是四对线同时双向收发PAM-5编码回波抵消完全依赖模拟前端阻抗每出现一个不连续点回波就会把信噪比拉低一截。实测下来百兆走MDI电容直连即使差分阻抗只有85Ω左右也能跑但千兆必须控制在100Ω±10%以内而且连接器、电容焊盘、过孔都会成为反射源。千兆直连时电容焊盘的阻抗补偿、走线的回流过孔、换层处的GND过孔都要仔细处理。如果项目必须千兆直连我建议优先考虑方案二SGMII/1000Base-X不要硬磕方案一。千兆MDI直连能做但调试周期会明显拉长而且EMI测试变数很大。6.5 直连方案经验清单最后整理几条我做完这类方案后沉淀下来的经验直连不是“省掉一个器件”而是“换了一批约束”。省掉变压器后共地、阻抗、时钟、EMI这些责任都落到板级设计上必须有意识地补回来。所有去掉变压器的链路第一次打样都建议预留共模电感位和不同容值的电容位。样板阶段多试几个组合比量产后再返工划算得多。没有变压器隔离的PHY输入端的TVS防护不能省。如果产品有ESD测试项目在MDI差分线上加双向TVS到地选结电容小的型号否则会影响信号边沿。国产百兆PHY芯片在做电容直连时建议直接联系原厂FAE要无变压器参考设计。大部分有经验的厂商都有现成方案比自己从头摸索快很多。无论哪种直连方案都要在规格书里写明“仅限共地场景”。不然生产部门或客户拿去做非共地连接等着你的就是批量返修。直连方案做到位之后省下的变压器成本、贴片面积和供应链风险是实实在在的。关键是要在项目立项阶段就把应用场景边界定清楚然后在设计、测试、量产约束里把这个边界守住。