比较器这个电路说它是模拟IC设计里最“不起眼”却又最“要命”的模块一点都不夸张。你去看任何一个SAR ADC、任何一条高速接收链路、任何一个过零检测或者电源监控电路里面都蹲着至少一个比较器。它不像运放那样有复杂的频率补偿也不像基准源那样讲究温漂曲线但它的失调电压、速度、功耗这三者之间的拉扯往往直接决定了整个系统的精度上限。很多刚入门的同学觉得比较器“不就是个开环运放嘛”结果一跑仿真发现输出在阈值附近疯狂颤振或者明明输入差了几毫伏输出却翻不过来这时候才意识到事情没那么简单。这篇内容我打算把比较器从“基本指标”到“经典架构”这条线彻底捋一遍。适合谁看如果你是微电子或者集成电路专业的在校生正在做课程设计或者准备秋招面试或者你是刚转行做模拟IC的工程师第一次接手SAR ADC里比较器的设计任务再或者你是个硬件工程师想搞清楚手里那颗LM393到底是怎么工作的、为什么需要加上拉电阻和滞回——那这篇内容应该能帮你把比较器这个模块的底子打扎实。我会从指标定义讲到StrongARM锁存器的具体工作过程中间穿插大量我在实际仿真和流片测试中踩过的坑尽量让你看完就能自己动手搭一个能用的比较器出来。1. 比较器到底在比什么核心指标拆解1.1 失调电压比较器精度的第一道门槛失调电压Offset Voltage是比较器最核心的精度指标没有之一。它的定义是让比较器输出发生翻转所需的差分输入电压。理想情况下同相端和反相端电压相等时输出应该处于临界翻转点但实际上由于制造过程中的随机失配——比如差分对管的阈值电压不一致、负载电阻的匹配误差、电流镜的镜像比例偏差——你必须在输入端额外施加一个小的差分电压才能让输出翻转这个电压就是失调电压。在SAR ADC里比较器的失调电压直接限制了ADC能分辨的最小电压。举个例子一个12位ADC、参考电压1.2V它的LSB是1.2V/4096≈293μV。如果你的比较器失调电压有5mV那相当于引入了17个LSB的固定误差ADC的精度直接掉到9位左右。所以高精度SAR ADC里比较器的失调电压通常要求控制在几百微伏甚至几十微伏以内。失调电压的来源可以分成两类系统性失调和随机失调。系统性失调来自电路结构本身的非对称性比如版图布局不对称、寄生电容不匹配这种可以通过对称设计和版图优化来减小。随机失调则来自工艺涨落服从高斯分布只能通过增大器件面积来降低——因为MOS管的阈值电压失配标准差与器件面积的平方根成反比这就是著名的Pelgrom定律σ(ΔVth) A_VT / sqrt(W×L)其中A_VT是工艺相关的失配常数在0.18μm工艺里大约是3~5mV·μm在28nm工艺里可能降到1~2mV·μm。你可以看到要让失调电压的标准差降到1mV以下在0.18μm工艺里你需要W×L至少做到9~25μm²这对高速比较器来说是个不小的面积代价。实际设计中降低失调电压最常用的手段是输入失调存储Input Offset Storage和输出失调存储Output Offset Storage。前者在比较器进入放大阶段之前先把输入失调采样到耦合电容上然后在放大阶段把这个失调从信号中减掉后者则是在输出端做类似的事情。这两种技术在中高精度SAR ADC里几乎是标配后面讲架构的时候我会详细展开。1.2 速度指标传播延迟与建立时间比较器的速度通常用传播延迟Propagation Delay来衡量定义是从输入差分电压超过阈值开始到输出达到逻辑摆幅的50%所需的时间。注意这里有个关键点传播延迟和输入过驱动电压Overdrive Voltage强相关。数据手册里标的延迟通常是在某个特定过驱动条件下测的比如5mV或者10mV。如果你只给1μV的过驱动延迟可能会大出一个数量级。为什么因为比较器在翻转的初始阶段输出是以指数形式从平衡点“爬”出来的。输入差分电压越小初始的等效跨导越小爬出速度越慢。这个阶段叫线性建立期输出可以近似表示为Vout(t) ≈ A0 × Vin_diff × (1 - exp(-t/τ))其中A0是低频增益τ是输出节点的时间常数。当输出摆幅大到一定程度正反馈开始接管进入锁存再生期这时候输出以指数形式快速收敛到电源轨时间常数由锁存器的环路增益决定。所以总延迟 线性建立时间 锁存再生时间。前者与输入过驱动成反比后者基本固定。对于SAR ADC来说比较器的速度直接决定了ADC的采样率。一个N位SAR ADC需要N个比较周期每个周期的比较器延迟加上DAC建立时间就是整个转换周期的瓶颈。比如一个10位SAR ADC跑在10MS/s每个周期只有100ns扣掉DAC建立时间比较器延迟可能只有30~50ns的预算。这时候你就得用StrongARM或者双尾电流比较器这类高速架构。1.3 功耗与噪声不可回避的折中比较器的功耗主要来自静态偏置电流和动态充放电。开环运放型比较器有持续的静态功耗而锁存型比较器只在再生阶段消耗动态功耗平均功耗可以做得更低。在SAR ADC里比较器通常是整个系统里功耗占比最大的模块之一尤其是高速高精度场景。噪声方面比较器的输入等效噪声决定了它能可靠分辨的最小信号。对于SAR ADC比较器的噪声必须小于0.5个LSB否则会直接恶化信噪比。比较器噪声的主要来源是输入差分对的热噪声和闪烁噪声。热噪声的输入等效功率谱密度为Vn²(f) 8kTγ/gm其中γ在长沟道器件里约为2/3在短沟道器件里可能更大。闪烁噪声则与器件面积成反比与工艺密切相关。降低噪声的手段无非是增大gm增加功耗、增大器件面积增加寄生电容降低速度所以噪声、速度、功耗这三者之间的折中是比较器设计的永恒主题。1.4 关键指标速查表指标定义典型值SAR ADC场景主要影响因素失调电压使输出翻转所需的差分输入0.1~5mV器件失配、版图对称性传播延迟输入过驱动到输出50%摆幅的时间1~100ns过驱动电压、偏置电流、负载电容功耗静态动态功耗10μW~10mW架构选择、偏置电流输入噪声输入等效噪声RMS50~500μVgm、器件面积、带宽回踢噪声输出翻转耦合回输入的干扰1~50mV寄生电容、版图隔离滞回正反方向翻转阈值之差0~50mV正反馈强度、设计意图注意回踢噪声Kickback Noise是动态比较器特有的问题。当锁存器再生时输出节点的电压快速摆动会通过栅漏寄生电容耦合回输入端干扰前级电路。在SAR ADC里这个干扰可能导致DAC输出被扰动影响下一位的比较结果。减小回踢噪声的常用方法是在比较器输入和锁存器之间加一级预放大器或者采用中和电容技术。2. 从开环运放到锁存器比较器架构演进2.1 开环运放型比较器最直观但最慢最朴素的比较器实现方式就是把一个运放接成开环。运放的开环增益A0通常在60~100dB输入差分信号被放大A0倍后输出要么撞到正电源轨要么撞到负电源轨。这种结构的优点是失调电压可以做得很低因为运放本身有失调抑制设计输入阻抗高回踢噪声小。缺点也很明显速度慢。为什么慢因为运放内部有补偿电容主极点的位置被压得很低单位增益带宽有限。即使你把它接成开环内部节点的建立时间仍然受限于补偿电容的充放电。一个典型的两级运放单位增益带宽可能只有几MHz到几十MHz对应的大信号建立时间在微秒量级。这在低速、高精度的场景比如音频ADC或者精密测量里还能接受但在SAR ADC里完全不够看。另外开环运放型比较器的输出翻转是“模拟”的从负电源轨到正电源轨的过渡是连续的如果输入信号在阈值附近缓慢变化输出会在中间区域停留较长时间后级数字电路可能无法正确识别。所以这种结构通常需要后接一个锁存器或者施密特触发器来整形。2.2 锁存型比较器速度的飞跃锁存型比较器Latch-type Comparator的核心思想是利用正反馈实现快速再生。最基本的锁存器就是两个背靠背的反相器或者两个交叉耦合的NMOS/PMOS对当环路增益大于1时任何微小的差分信号都会被指数放大直到输出达到电源轨。锁存型比较器的工作分为两个阶段复位阶段Reset Phase和再生阶段Regeneration Phase。复位阶段输出被强制拉到相同电位通常是电源或地同时输入信号被采样到输入对管的栅极。再生阶段复位开关断开正反馈环路闭合输出根据输入差分信号的极性快速收敛到相反的逻辑电平。这种结构的延迟可以做到纳秒级甚至亚纳秒级功耗也低因为只在再生阶段有动态电流。但它的问题也很突出失调电压大因为正反馈对器件失配极其敏感、回踢噪声大输出摆幅大耦合回输入强、输入阻抗在再生阶段会变化。所以实际使用中锁存型比较器前面通常会加一级预放大器来降低失调和回踢。2.3 StrongARM锁存器SAR ADC的黄金标准StrongARM锁存器是比较器架构里的“明星选手”几乎成了SAR ADC的标配。它的名字来源于最初提出它的论文作者结构上可以看成是一个差分放大器和一个锁存器的结合体。我画一下它的核心结构文字描述输入差分对M1/M2交叉耦合的NMOS对M3/M4构成正反馈PMOS对M5/M6构成另一组正反馈时钟控制的尾电流开关M7以及复位开关M8/M9。工作过程分两个阶段复位阶段CLK0尾电流开关M7关断M8/M9导通把输出节点OUTP和OUTN都拉到VDD。同时M5/M6的栅极也被拉到VDD处于关断状态。输入对M1/M2的栅极采样输入差分电压但由于尾电流关断漏极电流为零。再生阶段CLKVDDM7导通尾电流开始流动。M8/M9关断输出节点释放。输入对M1/M2根据栅极差分电压产生不平衡的漏极电流这个电流差在输出节点上产生电压差。当电压差大到足以让M3/M4或M5/M6中的一对开始导通时正反馈环路闭合输出以指数速度收敛到VDD和GND。StrongARM的妙处在于输入对和锁存器共用同一路尾电流所以功耗低正反馈由NMOS和PMOS双重提供再生速度快输入对在复位阶段采样再生阶段放大时序清晰。但它的失调电压仍然受输入对和锁存器失配的影响典型值在5~20mV对于高精度SAR ADC来说还是太大所以通常需要配合失调校准或者前置预放大器。2.4 双尾电流比较器解耦速度与失调双尾电流比较器Double-Tail Comparator是为了解决StrongARM里速度与失调的耦合问题而提出的。它的结构分成两级第一级是预放大器有独立的尾电流第二级是锁存器也有独立的尾电流。两级之间通过电容耦合或者直接连接。这样做的好处是预放大器的增益可以降低锁存器的等效输入失调失调除以预放大器增益同时预放大器的带宽可以独立优化不受锁存器正反馈的影响。锁存器的尾电流可以加大以提高再生速度而预放大器的尾电流可以减小以降低功耗和噪声。代价是增加了一级延迟和面积而且两级之间的耦合电容会引入额外的寄生。在实际的SAR ADC设计里双尾电流比较器通常用在8~12位、几十到几百MS/s的场景。如果精度要求更高14位以上可能还需要加上失调校准环路。2.5 架构对比与选型建议架构类型速度失调功耗回踢噪声适用场景开环运放慢μs低1mV高静态小低速高精度、音频ADC基本锁存器快ns大10mV低大高速低精度、时钟恢复StrongARM快ns中5~20mV低中SAR ADC主流双尾电流快ns中低1~10mV中小高速中高精度SAR ADC预放大锁存中10~100ns低1mV中小高精度SAR ADC、流水线ADC选型的时候我一般会先问三个问题精度要求多少位速度要求多少MS/s功耗预算多少如果精度在10位以下、速度在50MS/s以上StrongARM基本够用如果精度在12位以上双尾电流或者预放大锁存更稳妥如果速度低于1MS/s但精度要求16位以上开环运放加斩波稳零可能是更好的选择。3. 滞回比较器解决颤振的经典手段3.1 为什么普通比较器会颤振颤振Chattering是比较器在实际应用中最常见的问题之一。现象是当输入信号在阈值附近缓慢变化时输出在高低电平之间反复跳变而不是干净利落地翻转一次。原因很简单输入信号上叠加了噪声当信号本身接近阈值时噪声会让信号在阈值上下反复穿越比较器就跟着反复翻转。这个问题在LM393这类通用比较器上特别明显因为它的增益虽然高但没有正反馈输入噪声和电源噪声都会直接影响翻转点。解决颤振最直接的办法就是引入滞回Hysteresis也叫迟滞。滞回的意思是让比较器的正方向翻转阈值和反方向翻转阈值不一样。比如正方向翻转阈值是2.0V反方向翻转阈值是1.8V那么当输入从低往高走时必须超过2.0V输出才翻高翻高之后输入必须降到1.8V以下输出才翻低。这样中间0.2V的“死区”就把噪声屏蔽掉了。3.2 用LM393搭一个滞回比较器LM393是最常见的双电压比较器开漏输出需要外接上拉电阻。它的输入共模范围是0到VCC-1.5V输出可以拉到地但需要上拉才能输出高电平。用LM393搭滞回比较器最经典的是反相滞回比较器和同相滞回比较器两种。反相滞回比较器的电路是这样的输入信号接反相端同相端接一个电阻分压网络分压网络由两个电阻R1和R2组成R2从输出端反馈到同相端。当输出是高电平时同相端的阈值电压是Vth_high Vref × (R1 R2) / R2 - Vout_high × R1 / R2当输出是低电平时同相端的阈值电压是Vth_low Vref × (R1 R2) / R2 - Vout_low × R1 / R2滞回宽度就是Vth_high - Vth_low。具体计算的时候要注意LM393的输出高电平取决于上拉电阻接的电源电压输出低电平接近0V但有几毫伏的饱和压降。同相滞回比较器则是输入接同相端反馈网络接反相端逻辑正好反过来。两种电路各有适用场景反相滞回比较器适合输入信号源阻抗较低的情况同相滞回比较器适合需要高输入阻抗的情况。3.3 滞回比较器的三个设计步骤很多人搜“比较器颤振最简单三个步骤”其实核心就是这三步第一步确定阈值和滞回宽度。先明确你要检测的信号范围确定中心阈值电压Vth_center然后根据噪声幅度确定滞回宽度Vhys。一般Vhys取噪声峰峰值的2~3倍。比如你的信号噪声峰峰值是50mV那Vhys至少取100~150mV。第二步选择电阻分压网络。根据Vth_center和Vhys计算R1和R2的比值。以反相滞回比较器为例假设Vref2.5VVout_high5VVout_low0V想要Vth_center2.5VVhys100mV。代入公式可以解出R1/R2的比值。注意电阻值不能太小否则会从输出端抽取太多电流影响输出摆幅也不能太大否则输入偏置电流会在电阻上产生额外误差。一般R1和R2取10k~100k量级。第三步加上拉电阻和滤波。LM393是开漏输出上拉电阻通常取4.7k~10k。如果噪声特别严重可以在输入端加一个RC低通滤波截止频率取信号带宽的2~3倍。注意滤波电容不要太大否则会引入额外的延迟。实操心得我在用LM393做电源过压检测的时候一开始没加滞回结果继电器在阈值附近疯狂抖动触点都快打坏了。后来加了100mV的滞回问题立刻解决。滞回宽度不是越大越好太大会降低检测精度一般取噪声幅度的2~3倍就够了。3.4 集成滞回比较器与专用芯片除了用LM393自己搭很多专用比较器芯片内部已经集成了滞回比如TI的TLV3501、ADI的ADCMP600等。这些芯片的滞回通常是固定的几个毫伏到几十毫伏适合高速场景。如果你需要可调的滞回还是得用外部电阻网络。在CMOS集成电路内部滞回通常通过正反馈实现。比如在锁存器的输入对管源极之间加一个交叉耦合的差分对或者用电流反馈的方式改变输入对的尾电流。这种片上滞回比较器在电源管理芯片里非常常见用于欠压锁定UVLO和过温保护。4. 比较器设计实操从指标到仿真4.1 设计目标与工艺选择假设我们要设计一个用于10位、20MS/s SAR ADC的比较器。指标要求如下失调电压 2mV3σ传播延迟 15ns过驱动5mV功耗 500μW输入噪声 200μV RMS电源电压1.8V工艺0.18μm CMOS选0.18μm是因为它是个“甜点”工艺失配常数适中速度够用而且很多教学和科研项目都有PDK支持。如果你用28nm速度可以更快但失配和漏电问题会更复杂对新手不太友好。4.2 架构选择与参数计算根据指标我选择双尾电流比较器架构。理由StrongARM的失调在0.18μm下典型值约10mV不满足2mV要求开环运放速度不够双尾电流通过预放大器增益可以把等效失调降到1mV以下同时锁存器保证速度。预放大器的增益需求假设锁存器本身的失调是10mV要把它降到2mV以下预放大器增益至少需要10mV/2mV5倍也就是约14dB。考虑到余量取20dB10倍。预放大器的带宽需要满足在再生阶段之前完成建立假设分配给预放大器的建立时间是5ns那么带宽至少需要BW ≥ 0.35 / t_settle 0.35 / 5ns 70MHz预放大器的尾电流计算输入对管的gm需要满足增益和带宽要求。对于简单的差分对增益A gm × R_load。如果R_load取5kΩ要得到10倍增益gm需要2mS。在0.18μm工艺里gm/Id大约在10~15 V⁻¹所以Id ≈ 2mS / 12 ≈ 167μA。尾电流就是2×167μA ≈ 334μA。这个功耗在1.8V下是600μW稍微超了预算所以需要优化。可以把R_load加大到10kΩ这样gm只需要1mSId降到约83μA尾电流167μA功耗300μW。但R_load加大会导致输出节点的时间常数变大带宽下降。需要折中R_load8kΩgm1.25mSId≈104μA尾电流208μA功耗375μW。带宽方面输出节点电容假设200fF时间常数τ8kΩ×200fF1.6ns对应带宽约100MHz满足要求。锁存器的尾电流可以取大一些比如400μA以保证再生速度。再生时间常数τ_latch C_out / (gm_latch)其中gm_latch是锁存器的等效跨导。在0.18μm里gm_latch大约几mSC_out约100fFτ_latch约几十皮秒再生时间在几百皮秒量级完全满足15ns的总延迟要求。4.3 仿真设置与关键波形仿真的时候我一般会跑以下几类测试DC扫描测失调把输入差分电压从-10mV扫到10mV观察输出翻转点。由于失调是随机的需要跑Monte Carlo仿真至少200个样本看失调的均值和标准差。如果3σ超过2mV就需要调整器件尺寸或者加校准。瞬态仿真测延迟给一个阶跃输入过驱动分别取1mV、5mV、10mV测量从输入跳变到输出达到50%摆幅的时间。注意要在输出端加一个理想缓冲或者电容负载模拟后级电路的输入电容。噪声仿真用AC噪声分析在输入端加一个1V的AC源扫描频率从1Hz到1GHz看输出噪声谱密度然后除以增益得到输入等效噪声。积分到比较器带宽得到RMS噪声。回踢噪声仿真在输入端加一个理想电压源串联一个小电阻和电容模拟前级输出阻抗观察比较器再生时输入节点的电压扰动。如果扰动太大需要在输入和锁存器之间加隔离或者中和电容。实操心得Monte Carlo仿真很耗时尤其是跑200个样本的时候。我的做法是先用小样本比如30个快速评估如果失调明显偏大先调尺寸再跑大样本。另外失调的分布不一定是高斯的有时候会有长尾所以除了看3σ还要看最大值。4.4 版图注意事项比较器的版图对称性直接决定了失调电压。差分对管必须做共质心布局Common Centroid比如ABBA或者交叉耦合。电流镜也要对称走线长度和宽度要一致。输入对管的栅极走线要尽量短减少寄生电阻和电容的失配。锁存器的交叉耦合对也要对称否则正反馈的强度不一致会导致再生速度不对称甚至出现逻辑错误。复位开关的尺寸要一致避免复位阶段输出节点电压不一致。回踢噪声的版图抑制输入节点和输出节点之间要保持足够的距离必要时加屏蔽线。输入走线尽量短减少寄生电容。如果面积允许可以在输入对管周围加保护环Guard Ring减少衬底噪声耦合。5. 常见问题与排查技巧实录5.1 比较器输出不翻转或者翻转点偏移这是最常见的问题。可能的原因和排查方法现象可能原因排查方法解决方案输出始终为高输入共模范围超限检查输入电压是否在VCM范围内调整输入共模或者换用轨到轨输入架构输出始终为低尾电流源未导通检查偏置电压和时钟信号确认时钟相位和偏置建立翻转点偏移大失调电压大跑Monte Carlo看失调分布增大器件面积或加失调校准翻转点随温度漂移偏置电流温漂扫描温度看翻转点变化用温度补偿偏置或者斩波翻转点随电源变化电源抑制比差扫描电源电压看翻转点加共源共栅或者稳压5.2 输出颤振颤振的原因前面讲过主要是噪声和缺乏滞回。但在集成电路内部颤振还可能来自电源噪声、衬底噪声、或者时钟馈通。排查的时候先看输入信号是否干净如果输入本身有噪声先滤波。如果输入干净但输出还是颤振检查电源和地的去耦增加片上去耦电容。如果还不行在比较器内部加正反馈滞回。注意片上滞回比较器的滞回宽度会随工艺角和温度变化设计的时候要留足余量。仿真的时候要跑FF、SS、FS、SF四个工艺角看滞回宽度的变化范围。5.3 回踢噪声导致前级电路异常回踢噪声是动态比较器的“原罪”。在SAR ADC里比较器的回踢噪声会干扰DAC的输出导致下一位比较错误。排查方法在比较器输入端加一个理想电压源观察再生阶段输入节点的电压波动。如果波动超过0.5个LSB就需要处理。减小回踢噪声的手段在输入和锁存器之间加预放大器预放大器的反向隔离可以减小回踢在输入对管的栅漏之间加中和电容Neutralization Capacitor用前馈路径抵消耦合优化版图减小输入输出之间的寄生电容。5.4 速度不达标如果传播延迟超过指标先确认测试条件是否和指标一致。过驱动电压越小延迟越大这是正常的。如果过驱动5mV下延迟还是超标可能的原因尾电流不够大增大尾电流输出节点电容太大减小器件尺寸或者优化版图预放大器带宽不够增大偏置电流或者减小负载电阻锁存器正反馈太弱增大交叉耦合对的W/L。5.5 功耗超标功耗超标通常是因为偏置电流给大了。先看静态功耗如果静态功耗占比高说明预放大器或者偏置电路的电流太大可以尝试降低尾电流但要注意速度和噪声会恶化。如果动态功耗占比高说明锁存器的充放电电容太大可以减小输出节点的寄生电容或者降低电源电压。实操心得我在一次流片中发现比较器的功耗比仿真高了30%排查后发现是偏置电路的启动电路一直在消耗电流。启动电路在启动完成后应该完全关断但我的设计里启动管的关断不够彻底导致有漏电流。后来把启动管的尺寸调小问题解决。这个教训告诉我仿真的时候不仅要看核心电路还要看偏置和辅助电路。6. 从比较器到SAR ADC系统级考量6.1 比较器在SAR ADC中的时序SAR ADC的一个转换周期分成N个比较周期N是位数。每个周期里DAC先建立到新的电压然后比较器进行比较比较结果反馈给SAR逻辑SAR逻辑更新DAC的控制字。比较器的延迟必须小于一个比较周期减去DAC建立时间。对于10位、20MS/s的SAR ADC一个转换周期是50ns10个比较周期每个周期5ns。DAC建立时间假设2ns比较器延迟预算3ns。这个预算非常紧所以比较器必须用StrongARM或者双尾电流这类高速架构而且预放大器的建立时间要尽可能短。6.2 失调校准的必要性对于10位以上的SAR ADC比较器的失调电压必须校准否则精度无法保证。校准方法主要有两种前台校准和后台校准。前台校准在ADC启动时进行把比较器的输入短接测量输出失调然后把校准码存入寄存器。校准码通过一个DAC或者电容阵列加到比较器输入端抵消失调。前台校准的缺点是启动时间长而且不能跟踪温度漂移。后台校准在ADC正常工作时持续进行通常利用冗余位或者额外的校准周期。后台校准可以跟踪温度和老化的变化但电路复杂度高而且可能引入额外的噪声。在10~12位SAR ADC里前台校准通常就够了。14位以上可能需要后台校准。6.3 噪声与精度的关系比较器的噪声必须小于0.5个LSB否则会直接恶化ADC的SNR。对于10位、1.8V参考电压的ADCLSB是1.8V/1024≈1.76mV0.5个LSB是0.88mV。比较器的输入等效噪声RMS必须小于0.88mV。这个要求不算太苛刻双尾电流比较器在合理设计下可以做到200~500μV。对于12位ADCLSB降到440μV0.5个LSB是220μV比较器的噪声要求就严格多了。这时候需要增大输入对管的gm增加功耗或者增大器件面积降低闪烁噪声。如果还不够可能需要用斩波或者相关双采样来降低低频噪声。6.4 比较器与其他模块的接口比较器的输入接DAC的输出输出接SAR逻辑。接口设计要注意几点DAC的输出阻抗和比较器的输入电容形成RC低通会影响建立时间比较器的回踢噪声会干扰DAC输出SAR逻辑的时钟馈通可能通过比较器耦合到输入端。解决方法是在DAC和比较器之间加缓冲器但会增加功耗和失调优化比较器输入电容减小输入对管尺寸但会增加失配用差分信号传输提高抗干扰能力。7. 写在最后一些零散但有用的经验比较器这个模块说简单也简单说难也难。简单在于它的功能定义极其清晰——比大小难在于要在速度、精度、功耗、噪声之间找到那个微妙的平衡点。我做了这么多年模拟IC比较器是少数几个每次流片都还要反复检查的模块之一。几个零散的经验第一仿真的时候一定要跑工艺角尤其是失调电压和延迟FF和SS角的差异可能超出你的预期。第二版图对称性再怎么强调都不为过我见过太多因为版图不对称导致失调翻倍的案例。第三回踢噪声在仿真里容易被忽略但在实际芯片里往往是系统级问题的根源设计初期就要考虑隔离和中和。第四如果时间允许尽量在比较器里加可调的失调校准位流片后可以根据测试结果调整比重新流片划算得多。比较器的架构选择没有绝对的最优解StrongARM不是万能的双尾电流也不是。关键是想清楚你的系统到底需要什么然后围绕这个需求去折中。希望这篇内容能帮你少走一些弯路至少在第一次设计比较器的时候知道该从哪里下手、该注意什么。