1. 先把译码这件事想明白再动手插芯片1.1 译码器的本质把编码变成一根根点名线译码器的逻辑功能说穿了只有一句话给定一组二进制输入让对应的那一条输出线变成有效电平其余全部保持无效。这跟老师拿着花名册点名是一个道理——学号是编码被念到名字的人站起来其他人坐着不动。译码器的逻辑功能及其应用这个实验前半段做的就是把这个点名过程在示波器和 LED 上原原本本看清楚后半段才是拿它去干实事。从结构上看n 位输入对应最多 2 的 n 次方条输出每一条输出恰好对应一个最小项。3 线-8 线译码器就是这个规律最典型的样本A2、A1、A0 三个输入一共 8 种组合对应 Y0 到 Y7 八条输出。理解了这一点后面用译码器实现任意组合逻辑函数就是水到渠成的事——因为任意逻辑函数本来就可以写成最小项之和。很多人第一次做这个实验时会卡在一个小地方为什么输出是低电平有效看着真值表上那一串0总怀疑自己抄错了。其实这完全是工程上的实用主义选择跟逻辑本身的对错无关后面我会专门把这件事拆开讲。1.2 为什么这门实验比它看起来重要如果你只把译码器当成数码管前面那块驱动芯片那确实低估它了。译码这个概念往上走是 CPU 里的指令译码器把一串二进制机器码翻译成这是加法这是取数这是跳转往下走是存储系统的地址译码把地址总线上的一串电平变成某一片存储芯片的片选信号。中间层则是各种显示驱动的段码译码。我在带新人做板子的时候发现一个规律凡是译码器这块基础打得扎实的人后面看芯片手册、读时序图、调外围电路都会顺很多。因为译码器训练的是三种能力——把真值表翻译成电路的能力、把使能逻辑想清楚的能力、把多个芯片拼成更大系统的能力。这三样东西在任何数字系统里都用得上。所以这个实验值得慢下来做。与其匆匆接完线抄一遍真值表交差不如把每一次输出跳变都用万用表和示波器确认一遍把每一个使能脚的组合都亲手试一遍。花的时间多一点点后面省的时间会多很多。1.3 本次实验的任务拆解与验收标准按照常见的数电实验讲义这个实验通常包含四块内容我把它整理成一张表方便你对着打勾任务模块核心目标验收方式常见扣分点74LS138 功能测试验证 3 线-8 线译码与使能逻辑逐条记录输入输出电平使能脚组合漏测级联扩展两片 138 拼成 4 线-16 线验证 16 个地址唯一选中高位片选逻辑接反逻辑函数实现用译码器门电路实现指定函数真值表与理论一致低有效输出没做极性处理数码管显示4511/74LS47 驱动数码管0-9 显示正确、无缺段限流电阻缺失或共阴共阳接反我把验收标准说直白一点不是能亮就行而是输入的每一种组合输出都跟理论完全吻合一个例外都没有。这一点很重要因为译码器最怕的就是边缘状态——使能端悬空时的输出、级联时两片同时选中的瞬间这些地方才是真正考验理解深度的地方。动手之前建议先在纸上把四件事写清楚目标电路的输入输出定义、使能端的期望电平、所有输出对应的最小项编号、以及预期观察到的高低电平顺序。这四件事写清楚了接线的速度和一次成功率都会明显提高。2. 器件选型与实验台准备2.1 三块芯片的取舍74LS138、74LS47、CD4511实验台上一共会出现三类译码芯片各自的定位完全不同不能混用。74LS138 是纯粹的 3 线-8 线二进制译码器输出低电平有效八个输出引脚一对一地对应八个最小项。它不带驱动能力输出电流大概在毫安级别驱动一个 LED 没问题驱动数码管就吃力了。它的强项是配合门电路搭任意逻辑函数或者做多片级联扩展。74LS47 是 BCD 转七段译码驱动器专门为共阳极数码管设计输出低电平有效而且是开集电极OC结构。OC 输出有个好处可以直接并联做线与也可以直接驱动电压比 5V 高的负载只要外部上拉电阻和耐压允许。但要注意它的限流电阻是接在段和地之间的不是接在段和电源之间的。CD4511 同样是 BCD 转七段译码器但它是 CMOS 工艺输出高电平有效配共阴极数码管。相比 74LS47它多了锁存功能LE 脚在某些需要保持显示内容的场合更方便。选型判断其实就一句话先确定你手上数码管是共阴还是共阳再反推用哪块译码芯片。共阴配 4511共阳配 74LS47接反了要么全亮要么全灭还可能因为电流倒灌烧掉片子。2.2 面包板布线与电源去耦的实际讲究面包板是万恶之源也是最好的老师。它的问题在于接触电阻不稳定、分布电容大、走线一多就互相串扰。数字电路频率不高的时候感觉不出来但一旦时钟上到几百千赫兹你就能看到输出上叠着一堆毛刺。我一般会做三件事。第一电源和地各拉一条独立的长条不要跟信号线混着走电源线用红黄两色区分正负。第二每块芯片的 VCC 和 GND 脚之间就近焊一个 0.1 微法的陶瓷电容做去耦位置越靠近引脚越好引脚线越长效果越差。如果实验室没有现成的从废旧板子上拆也行别嫌丑。第三所有未使用的输入引脚必须接到确定电平TTL 芯片悬空会被当成高电平但抗干扰能力极差旁边一根线一抖就误翻转。还有一点很多人忽略TTL 和 CMOS 混用的时候CMOS 输入端不能悬空而且 74LS 系列驱动 CD4511 时要注意高电平驱动能力。74LS 系列输出高电平时的拉电流能力只有零点几毫安用来驱动 CMOS 输入是够的CMOS 输入几乎不吃电流但如果要驱动发光二极管就一定得用低电平灌电流方式。2.3 仪器耗材清单与预算一份完整的清单能让你的实验效率提升不少类别具体项目数量备注核心芯片74LS1382级联需要两片核心芯片74LS47 或 CD45111按数码管类型选核心芯片74LS00四二输入与非/74LS20双四输入与非各 1实现逻辑函数用显示共阴或共阳七段数码管10.56 英寸比较常见输入拨码开关或自锁按键4手动给定输入无源0.1 微法陶瓷电容5去耦无源330 欧到 1 千欧电阻10限流用仪表数字万用表、示波器1动态测试必备其他面包板、杜邦线、镊子若干镊子插芯片很省力预算上其实很省整套下来几十块钱的东西。真正贵的是时间所以准备充分比什么都强。3. 3线-8线译码器从引脚功能到实测波形3.1 逐脚抠 74LS138 的使能逻辑74LS138 是 16 脚双列直插封装它的引脚分配本身就藏着设计者的取舍。输入选择脚是 A0、A1、A2输出是 Y0 到 Y7剩下的三个脚全是使能端。这三个使能端是理解整块芯片的钥匙。按照常见数据手册的命名三个使能端分别是两个低电平有效常记作 G2A、G2B对应 E1、E2和一个高电平有效常记作 G1对应 E3。注意不同厂家手册的符号可能有差异有的是 E1/E2/E3有的是 G1/G2A/G2B读引脚功能的时候一定以你手上那片的数据手册为准别死记符号。引脚符号方向功能说明1、2、3A0、A1、A2输入三位选择输入A0 为最低位4、5G2A、G2B输入低电平有效使能任一为高则全部输出无效6G1输入高电平有效使能为低则全部输出无效7-15Y7 到 Y0分散排列输出低电平有效仅一条为低8GND电源地16VCC电源正电源典型 5V三个使能端的组合逻辑是与的关系也就是说芯片工作的条件是 G1 为高、G2A 为低、G2B 为低三个条件同时满足。任何一个不满足Y0 到 Y7 全部输出高电平无效。这个设计不是多余而是为了级联——级联的时候正是靠使能端来做片选的。3.2 真值表推导与低有效输出的含义把输入 A2A1A0 从 000 数到 111被选中的输出依次是 Y0 到 Y7。因为输出低电平有效所以对应关系是输入 000 时 Y0 为低输入 001 时 Y1 为低一直到输入 111 时 Y7 为低。其余七条输出全是高电平。用逻辑表达式写出来就是当使能条件满足时Yn 等于对应最小项 mn 的非也就是 Yn ¬mn。这个非字是关键它决定了后面用译码器做逻辑函数时的接法。为什么工程上偏爱低电平有效我总结下来有三条实打实的原因。第一条是工艺原因。早期 TTL 工艺的晶体管下拉能力灌电流远强于上拉能力拉电流。让输出在有效时处于低电平就相当于让芯片工作在它最擅长的状态能带动的负载更大。74LS138 输出低电平时可以灌入约 8 毫安输出高电平时只能拉出约 0.4 毫安差了二十倍。第二条是抗干扰原因。低电平有效配合上拉电阻使用时如果驱动端失效或者断线输出会被上拉到高电平也就是无效状态。这是一种失效安全的设计思路——出问题的时候系统倾向于不动作而不是乱动作。第三条是系统习惯。在多片并联或者线与的场景里只要任何一片输出低就能把整条线拉低天然实现了或的逻辑不需要额外器件。理解了这三条再回头看真值表上那一片0就不会觉得别扭了。3.3 静态测试与动态测试的具体做法静态测试就是手动拨输入、手动读输出。把 A2、A1、A0 分别接到三个拨码开关上三个使能端按工作条件接好G1 接 VCCG2A、G2B 接地八条输出各接一个限流电阻加 LED。注意 LED 的接法是电源经电阻到 LED 阳极、LED 阴极接译码器输出这样输出为低时 LED 点亮正好对应被选中。限流电阻的取值要算一下。LED 正向压降按 1.9 伏估算译码器输出低电平时饱和压降按 0.3 伏估算想要 6 毫安的段电流电阻就是 (5 减 1.9 减 0.3) 除以 0.006约等于 467 欧取标准值 470 欧。如果用 330 欧电流会到 8.5 毫安左右已经贴着 74LS138 的灌电流上限长时间跑容易发热甚至损坏不推荐。然后依次给出 000 到 111 八种输入记录每一条输出的电平填成一张真值表。这里有个小技巧不要只测被选中的那一条是低要把其余七条也确认一遍是高。因为有些故障是输出粘连比如两条输出同时为低只盯着亮点看是发现不了的。动态测试则用信号发生器给 A0 送一个方波A1、A2 固定为低此时观察 Y0 输出。你会发现 Y0 的频率是输入时钟的八分之一脉宽等于输入的一个周期。这其实就是译码器作为脉冲分配器/节拍发生器的工作原理——八分频、逐拍选通。把示波器探头的两个通道分别接在时钟输入和 Y0 输出上一边看相位关系一边数脉冲对理解时序特别有帮助。实测中还有一个现象值得单独观察当输入从 001 切到 010 时用示波器在输出上可能会看到非常窄的毛刺。这是因为 A0 和 A1 在芯片内部的传输延迟不完全一致短暂地出现了第三种组合状态。这就是竞争冒险。在低速手动操作下看不出来但在同步系统里这类毛刺必须靠时钟边沿采样或加锁存器来规避。3.4 两片级联做出4线-16线译码器单片 74LS138 只能处理三位输入要做四位地址的译码就得级联。做法其实很优雅不需要任何额外的反相器。思路是这样的两位最低位 A1、A0 和次低位 A2 并联接到两片的 A0、A1、A2 上最高位 A3 用来做片选。低位片的 G1 接高电平、G2A 接 A3、G2B 接地高位片的 G1 接 A3、G2A 和 G2B 都接地。代入验证一下。当 A3 等于 0 时低位片的 G2A 为 0低有效满足G2B 为 0G1 为 1三个条件全满足芯片工作输出的 Y0 到 Y7 就对应地址 0000 到 0111。同时高位片的 G1 为 0直接被禁用八条输出全是高电平。当 A3 等于 1 时反过来低位片因为 G2A 为 1 被禁用高位片因为 G1 为 1 而工作它的 Y0 到 Y7 就对应 1000 到 1111。这样拼出来的效果就是十六个四位数码每一个都能唯一选中一条输出线不存在两条同时有效的情况。这个特性叫做地址唯一性在存储器系统中至关重要。接线时有几个容易出错的点。一是别忘了两片的 A2、A1、A0 要严格并联任何一根接错都会导致地址映射错乱。二是高位片的两个低有效使能端一定要接地别悬空。三是验证的时候不要只测首尾两个地址0000、0111、1000、1111 这四个边界必须都测还要在 0111 跳 1000 这个切换点反复拨几次看看有没有出现两片同时输出的瞬间。如果需要扩展成 5 线-32 线就在这一层之上再套一级片选用 2 线-4 线译码器把高两位地址译成四个片选信号分别控制四组 4 线-16 线模块。这个思路可以无限往上叠实际工程里的地址译码器就是这么一层层搭起来的。4. 用译码器实现任意组合逻辑函数4.1 为什么译码器能当万能逻辑发生器这部分是整个实验里最有顿悟感的地方。核心结论是任何一个 n 变量的组合逻辑函数都可以用一片 n 线到 2 的 n 次方线的译码器加上一个门电路实现。推导过程不复杂。任意逻辑函数都可以写成最小项之和的标准形式比如三变量函数 F 等于 Σm(1,2,4,7)。三线八线译码器的第 i 条输出 Yi 在使能条件下等于最小项 mi 的反。现在把 F 包含的那些最小项对应的译码器输出接到一个与非门的输入端与非门的输出是各个输入相与之后取反也就是 Yi1 的反或 Yi2 的反或……正好等于 mi1 或 mi2 或……也就是 F。一句话总结译码器把最小项生产出来与非门把需要的那些项挑出来合并。这样做的代价是需要一个门电路好处是省掉了卡诺图化简这一步逻辑关系直接对应真值表不容易出错而且修改函数的时候只需要改接线不需要重新化简。4.2 手把手用一片138实现全加器以一位全加器为例输入是 A、B、Cin 三个变量输出是 Sum 和 Carry。真值表化简后得到Sum 等于 Σm(1,2,4,7)Carry 等于 Σm(3,5,6,7)。接线步骤分解如下。第一步把 A、B、Cin 分别接到 74LS138 的 A2、A1、A0需要注意位权对应关系别接反。第二步使能端按工作条件接好。第三步把 Y1、Y2、Y4、Y7 四条输出接到一个四输入与非门比如 74LS20 的一半输出就是 Sum。第四步把 Y3、Y5、Y6、Y7 四条输出接到另一个四输入与非门输出就是 Carry。这里有一个细节必须提醒74LS20 是双四输入与非门但它有一个门是四输入的另一个也是四输入的正好够用。如果手头只有二输入与非门可以用三个二输入门搭出一个四输入与非门前两个门各做两两与非第三个门把前两级的输出再做与非但要注意这样得到的是与非-或结构逻辑上等价于四输入与非门可以放心用。验证的时候把三位输入的八种组合全过一遍逐条核对 Sum 和 Carry 的电平。特别注意 011 和 101 这类进位相关的情况这两个地址容易因为接线顺序混乱而测错。4.3 关于3线-5线这类非标准译码器的设计思路标准芯片一般只做到 2 的整数次幂像 3 线-5 线这种非标准位数的译码器在市面上买不到需要自己设计。思路还是老三样列真值表、写最小项、化简或直接用译码器加门。举个例子要设计一个 3 线-5 线译码器输入 000 到 100 时分别选中 Z0 到 Z4 五条输出输入 101 到 111 时全部输出无效。做法可以这样先用一片 74LS138把 Y5、Y6、Y7 三条输出通过一个或门汇聚再取反得到一个地址有效信号 V。然后 Z0 到 Z4 分别等于 Y0 到 Y4 与 V 的组合因为 Z 是低有效的话直接让 Y0 到 Y4 与 V 做与运算或者用或非逻辑。如果要求输出高电平有效就在每条输出的后面各加一级反相。用 74LS04 或者用与非门接成反相器都行。设计这类非标准译码器时最容易出错的地方是非法输入的处理。真值表里必须明确写出 101 到 111 这三种组合下所有输出的状态是全部无效还是可以随意dont care。如果写成 dont care化简时会得到更简单的电路但上电初始状态可能落在非法区导致输出乱跳。稳妥的做法是显式定义所有非法输入对应的输出为无效宁可多用一个门。4.4 这部分的注意事项用译码器实现逻辑函数有三个坑必须提前知道。第一是极性。因为译码器输出是低有效如果你手头只有与门和或门没有与非门接法就要变。用或门的时候因为 Yi 等于 mi 的反而 F 是 mi 之和也就是 Yi 之反的和所以需要先把每条输出反相再送或门。多做一次反相就多一级延迟也可能引入毛刺所以能用与非门就用与非门。第二是扇出。一片 74LS138 的某条输出如果被接到多个门电路的输入端要考虑扇出限制。74LS 系列的低电平扇出能力大约是 8 个标准负载实际接两三个门完全没问题但如果要驱动很多地方就要加缓冲。第三是未使用输出端的处理。用不到的那些输出脚不能悬空乱接最好什么也不接保持悬空即可TTL 输出悬空不影响自身逻辑。千万不要把用不到的输出直接接到地或者电源上那样输出低电平时会形成短路电流芯片很快就烫手。5. 数码管译码显示4511 和 74LS47 的实测对比5.1 共阴共阳与驱动极性的匹配数码管内部是八段含小数点发光二极管所有二极管的阳极连在一起就是共阳阴极连在一起就是共阴。共阳数码管的公共端接正电源哪一段阴极被拉低哪一段就亮所以需要低电平有效的驱动器。共阴数码管公共端接地哪一段阳极被拉高哪一段就亮所以需要高电平有效的驱动器。对应关系就很清楚了共阳数码管配 74LS47共阴数码管配 CD4511。这两者接反的后果是不一样的。共阴配 74LS47输出低电平时相当于把段的两端都拉低不会亮但也不会烧共阳配 CD4511输出高电平把阴极拉高和阳极之间没有电压差同样不亮。所以接反一般表现为全不亮而不是烧毁。但如果公共端上电顺序不对比如阳极先加电、段驱动后导通可能出现瞬时大电流。5.2 限流电阻怎么算才不烧芯片限流电阻是必须的省掉它数码管可能短暂地亮得很好看但很快会从亮变成亮得发烫然后芯片就废了。公式是电阻等于电源电压减去 LED 正向压降减去驱动器输出饱和压降再除以期望的段电流。以 CD4511 配共阴数码管为例电源 5 伏LED 正向压降按 1.9 伏估4511 输出高电平时的饱和压降按 0.5 伏估。如果取 470 欧电流是 (5 减 1.9 减 0.5) 除以 470约等于 5.5 毫安。这个值已经比较激进因为 CD4511 的高电平输出能力只有毫安级别。稳妥一点取 1 千欧电流降到 2.6 毫安亮度暗一些但芯片很安全。如果嫌暗正确的做法不是减小电阻而是加一级三极管或者缓冲驱动器。以 74LS47 配共阳数码管为例电阻接在段和地之间。74LS47 是开集电极输出输出低电平时饱和压降大约 0.3 到 0.5 伏。取 470 欧时电流约 (5 减 1.9 减 0.4) 除以 470约等于 5.7 毫安。74LS47 每段的灌电流上限在 7 毫安左右470 欧是比较合适的值。驱动器数码管类型输出极性电阻接法常见取值段电流CD4511共阴高有效串联在段与驱动器之间1 千欧约 2.6 毫安74LS47共阳低有效串联在段与电源之间470 欧约 5.7 毫安5.3 消隐、灯测试、锁存三个功能的实际用途这三条控制脚在实验讲义里经常一句话带过但它们的实际用途很实在。灯测试脚LT低有效拉低时所有段全部点亮显示一个8。它的作用是在系统上电或者维修时快速确认数码管本身是不是好的。调试的时候遇到不亮的段第一件事就是拉低 LT如果 LT 拉低后这一段还是黑的那问题在数码管或者限流电阻如果亮了那问题在译码逻辑或者输入数据。消隐脚BI 或者 BL低有效拉低时所有段全部熄灭。它在实际系统里用于两件事一是多位数码管动态扫描时把不需要显示的位灭掉避免残影二是配合脉冲信号做亮度调制。锁存脚LE在 CD4511 上高有效拉高时芯片不再响应输入的变化保持当前显示内容。这在数据来自计数器的场合特别有用可以在计数器跳变的瞬间锁住显示值避免出现一闪而过的乱码。我个人的建议是调试阶段先把这三个脚都接到确定的高电平即关闭这三个功能等基本显示正常了再逐个测试它们。否则一上电就是各种功能交织在一起排查起来非常头疼。5.4 计数-译码-显示三段联调一个完整的显示链路是脉冲源送计数脉冲计数器比如 74LS160累加输出 BCD 码译码驱动器把 BCD 码翻译成段码数码管显示。这样一个 0 到 9 的循环计数器就跑起来了。联调的时候建议分三步走。第一步计数器先不接脉冲用拨码开关手动给四位二进制输入验证译码显示从 0 到 9 全部正确。特别注意 6 和 9、3 和 5 这几对容易因为段接反而混淆的数字。第二步把计数器接上脉冲先用手动单步的方式让计数器加一看看显示是否同步跟随。第三步才接连续时钟用示波器同时观察时钟、计数器输出和段驱动的波形。74LS160 是十进制计数器输出 9 后会自动回 0。如果你想用 74LS161 这种十六进制计数器搭十进制的显示就会在 10 到 15 之间出现乱码或者消隐——这恰好是 4511 消隐功能派上用场的地方。有些版本会让数码管显示奇怪的符号这是正常现象不是故障。另外如果在 0 循环回 9 的瞬间看到数码管闪了一下那通常是译码器在输入码跳变时短暂产生了无效中间态。解决办法是在计数器和译码器之间加一级锁存或者用带锁存的 CD4511把 LE 引脚接一个合适的时序信号。6. 译码器在真实系统里的影子6.1 存储器地址译码全译码、部分译码与线选实验室里的地址译码只有四位真实系统的地址总线可能有二十几位但原理完全一样只是规模不同。全译码是把全部地址位都送进译码器每一个有效地址唯一对应一个存储单元不会出现地址重叠。代价是需要更大规模的译码电路地址空间里也没有空洞可留。部分译码只取其中的若干位做译码剩下的位不参与这样会出现地址重叠——同一个存储单元会响应多个不同的地址值。这在节省电路的年代很常见但在现代系统里是隐患因为重叠的地址空间容易在软件上造成误访问。线选法最省直接用几根高位地址线各控制一片芯片的片选端不需要译码器。缺点是当多根地址线同时有效时会出现多片同时被选中的冲突所以要约定同一时刻只能有一根地址线为低或高。这三种方式的取舍本质上是电路复杂度和地址空间利用率之间的权衡。做课程设计的时候如果老师要求地址唯一就必须用全译码别图省事用线选。6.2 MIPS指令译码器的两级结构把译码器放到 CPU 里看它的作用就变得立体了。以 MIPS 架构为例一条指令是 32 位其中高 6 位是操作码。指令译码器要做的第一件事就是把这 6 位操作码翻译成一组控制信号这是 R 型指令还是访存指令要不要写寄存器要不要访存有意思的是 MIPS 用了两级译码。主译码器处理 6 位操作码产生若干条大类控制信号。如果判断出这是 R 型指令还要再看低 6 位的功能码由第二级译码器决定 ALU 具体做加法、减法还是逻辑运算。这种两级结构的好处是主译码器只需要关心少数几个大类逻辑简单而 ALU 的功能选择由第二级独立完成两级各司其职修改其中一个不影响另一个。用 74LS138 搭一个简化版的指令译码器做实验完全是可行的。用一片 138 对三位操作码做译码把八条输出分别作为八种指令的类型标识再用另一片对三位功能码做译码输出送给 ALU 的选择端。这个思路可以做成一个非常直观的课程设计。6.3 逻辑板引脚功能的通用阅读方法很多人做课设时会接触到各类逻辑板板子上有一排密密麻麻的引脚丝印又简略怎么看都看不明白。我的经验是不要试图死记某块板的具体引脚定义而是掌握一套通用的阅读方法。先找电源和地。用万用表蜂鸣档一头搭在板子上明显的电解电容负极或者大面积的覆铜区另一头依次碰触排针通的一批就是地。电源脚通常紧邻地脚或者与地之间有一个滤波电容。再找差分信号输入。这类信号通常成对出现两条线之间会有一个 100 欧左右的匹配电阻用万用表量相邻两脚之间的电阻就能大致定位。然后是控制信号。像使能、复位、模式选择这类信号通常会有上拉或下拉电阻而且经常通过过孔连到板子背面的测试点可以顺着走线摸过去。最后才是输出到面板的部分这类信号的电压往往比逻辑电平高用万用表测直流电压时能看到明显不同的数值。整套流程的核心是从确定的东西往不确定的东西推先建立电源地这组锚点再顺着信号路径一步步摸。这个方法对任何逻辑板都适用比记住某一块板的具体引脚表有用得多。当然最稳妥的做法永远是拿到配套的规格书实物丝印和规格书对照着看能避免绝大多数误判。7. 常见故障排查与避坑清单7.1 输出全高或全低输出全高是最常见的问题八成是使能端没接对。按工作条件检查G1 必须是高、G2A 和 G2B 必须是低三个都满足了再看输出。如果三个使能端都对还是没有反应用万用表直接量芯片的 VCC 和 GND 引脚别看面包板上的电源排——面包板的电源排经常在中间断开看起来连在一起实际上不通。输出全低一般是芯片损坏或者电源反接。TTL 芯片接反电源基本是秒挂接反过的芯片即使再正确接回来也不要用了内部可能已经发生了不可逆的击穿。还有一种情况是某一条输出始终不变其他输出都正常。这通常是那条输出脚被接到了别的地方或者对应的 LED 支路有问题。用万用表直接量芯片引脚上的电平如果引脚电平正常而 LED 不亮问题就在 LED 支路如果引脚电平就不对那可能是芯片内部坏了。7.2 数码管乱码、缺段、闪烁缺段是最典型的故障。比如数字 8 少了一段第一反应是那一段的 LED 坏了或者该段限流电阻虚焊。快速判断方法是拉低灯测试脚如果所有段都亮说明数码管没问题问题在译码输入如果还是缺段问题在数码管或者驱动支路。乱码通常出在输入码的顺序上。有些译码器的输入引脚是从低位到高位排列的比如 CD4511 的 A 脚对应最低位但你接线的时候顺手接成了 A 接最高位显示出来的数字就会错乱。典型的错误是显示 1 时正常只有 B、C 两段显示 8 时也正常全亮但在 4、5 这些数字上就露馅了。所以测试的时候一定要把 0 到 9 全部走一遍。闪烁则有两个原因。一是计数器输出和译码器之间没有锁存跳变瞬间出现中间态。二是电源纹波太大或者没有去耦电容逻辑电平被拉低。后者的典型特征是闪烁没有规律跟输入数据无关这时候在电源端并一个 0.1 微法和一个 10 微法的电容通常能解决。7.3 排查速查表现象最可能的原因快速验证方法处理方式所有输出恒为高使能端组合错误万用表量三个使能脚按 G1 高、G2 低调整所有输出恒为低芯片损坏或电源反接量 VCC 与 GND 引脚电压更换芯片检查极性输出有毛刺竞争冒险示波器看切换瞬间加时钟采样或锁存LED 不亮极性接反或电阻虚接直接量输出脚电平翻转 LED 方向重插电阻数码管缺段段驱动或数码管损坏拉低灯测试脚定位到具体支路更换显示数字错乱输入引脚位权接反依次输入 0 到 9 记录按 A 为最低位重新接线显示闪烁不稳定缺去耦或未锁存加电容看是否改善就近加 0.1 微法电容级联后地址重叠片选逻辑错误逐个测试十六个地址检查最高位与使能端的连接7.4 我自己踩过的坑第一个坑是以为面包板是导通的。我做级联实验的时候两片 138 的 A2、A1、A0 明明并联了结果测出来地址映射是乱的。折腾了四十分钟才发现面包板中间那条电源沟槽两侧并不连通我把一片的输入接在左边、另一片的输入接在右边看起来是同一列实际上根本没连上。从那以后我养成了一个习惯任何并联的线都用万用表的通断档从头到尾量一遍。第二个坑是输出端当电源用。我一开始为了省电阻把 LED 直接接在译码器输出和地之间输出低电平时 LED 亮了但亮度不均用不了多久芯片就发烫。原因就是省掉限流电阻之后灌电流远超芯片承受能力。后来老老实实加了 470 欧亮度稍微暗一点但整块板子跑一下午都是温的。第三个坑是竞争冒险带来的误判。做全加器的逻辑函数实现时Sum 输出在某些输入切换的瞬间会闪一下我一开始以为是接线错了反复返工。后来把示波器时基调慢一点看发现是切换瞬间的窄脉冲属于正常的竞争冒险只要输入稳定后输出是对的就没问题。这件事让我明白了稳定后的值和切换瞬间的波形是两回事测逻辑功能看稳态测时序特性看瞬态。第四个坑是关于电源去耦的。我一开始觉得那些小电容纯属可有可无直到有一次做计数显示联调数码管一直闪。排了半天线最后在计数器电源脚附近加了一个 0.1 微法电容闪烁立刻消失。从那以后我每次插芯片第一件事就是把去耦电容先装上去不管实验室讲不讲这一点。最后再补一句经验这个实验最好一次只加一个变量。先把 138 的功能测通再接级联级联通过了再加门电路做函数函数做完了再动数码管这部分。全部一口气接完再调试大概率会陷入不知道是哪一层出问题的泥潭。分层次推进每一层都验证过了再往上叠看着慢实际上是最快的路径。