1. 从一次2.4GHz链路预算异常说起去年帮朋友调一块2.4GHz的射频前端板发射链路实测输出功率比仿真低了将近2dB接收灵敏度也差了3dB左右。板子本身不复杂CPWG共面波导加接地走线阻抗控制到50欧姆线宽和间隙都是按板材参数算好的。问题出在哪用矢量网络分析仪一段一段扫最后定位到射频走线换层的那两个过孔附近——S21在2.4GHz处有明显的谐振凹陷TDR测出来的阻抗在过孔位置直接掉到42欧姆左右而且两个过孔之间的地平面回流路径被切得七零八落。这个经历让我意识到一件事CPWG结构下过孔布局对射频信号完整性的影响远比大多数人想象的要大。很多人画射频板的时候把精力全花在走线线宽、间隙、板材选型上过孔随便放两个觉得“能连通就行”。但到了GHz频段过孔不再是理想连接它是一个具有寄生电感、寄生电容、阻抗不连续性的三维结构布局方式直接决定了信号是干净通过还是被反射、辐射、耦合掉。CPWG本身是一种很讨巧的传输线结构中间是信号线两侧是接地铜皮下方还有参考地平面。它比微带线抗干扰能力强比纯共面波导散热好、机械强度高在射频PCB里用得非常多。但正因为它的“地”分布在多个层面过孔——尤其是接地过孔和信号换层过孔——的布局就变得格外敏感。接地过孔间距大了共面波导两侧的地电位不一致形成槽线模式信号过孔周围地过孔不对称回流路径被拉长等效电感飙升过孔反焊盘设计不当容性突变直接把阻抗拉低。这篇文章不打算讲教科书上的过孔寄生参数公式推导那些东西查手册都有。我想聊的是在实际CPWG射频板设计中过孔布局到底怎么优化哪些参数真正影响信号完整性以及我踩过的那些坑和验证过的做法。适合正在画射频PCB、被过孔问题困扰、或者想从“能跑通”进阶到“跑得稳”的硬件工程师和Layout工程师参考。不管你是用Cadence Allegro、Altium Designer还是嘉立创EDA底层逻辑是一样的。2. CPWG过孔为什么比微带线过孔更“娇气”2.1 共面波导的场分布决定了过孔的特殊角色要理解CPWG过孔为什么难搞得先看清楚信号在CPWG里是怎么跑的。微带线的电场主要集中在信号线和下方地平面之间两侧没有地铜皮或者地铜皮离得很远回流路径主要走下方平面。CPWG不一样信号线两侧有紧邻的接地铜皮电场同时分布在信号线与两侧地铜皮之间、以及信号线与下方地平面之间。这意味着回流电流有两条路可走一条走两侧共面地一条走下方参考地。在低频的时候这两条路径的阻抗差异不明显电流怎么走都行。但到了GHz频段共面地和下方地之间的连接方式——也就是接地过孔的布局——直接决定了回流电流的分配比例。如果接地过孔稀疏共面地和下方地之间的等效电感大回流电流被迫绕远路共面地两侧的电位就不一致了。这种电位差会在共面波导中激发一种叫“槽线模式”的传播模式能量从信号线耦合到共面地结构上表现为插入损耗增加、辐射增强。我实测过一个对比同样一段CPWG走线接地过孔间距从λ/20缩小到λ/402.4GHz处的插入损耗改善了0.3dB左右回波损耗改善了将近5dB。这个数字看起来不大但在链路预算紧张的系统里0.3dB可能就是通得过和通不过的区别。2.2 信号换层过孔在CPWG中的三重不连续性信号从一层换到另一层过孔带来的不连续性有三个层面。第一是过孔本身的寄生参数过孔的金属筒有电感过孔焊盘和反焊盘之间有电容这两个参数在低频可以忽略但在GHz频段会形成LC谐振导致阻抗突变。第二是回流路径的断裂信号换层了回流电流也得换层如果参考平面也换了两个参考平面之间必须有回流过孔或者缝合电容否则回流电流被迫走很长的路径等效电感大增。第三是共面地结构的破坏CPWG的信号线两侧有共面地信号过孔穿过去的时候共面地被切断如果过孔周围没有足够的地过孔来“缝合”这个断裂局部阻抗会严重失配。这三重不连续性叠加在一起就是为什么CPWG的信号换层过孔比微带线更难处理。微带线只需要关心参考平面和回流过孔CPWG还要额外关心共面地的连续性。2.3 一个容易被忽略的事实过孔反焊盘尺寸比过孔孔径更关键很多人优化过孔的时候盯着孔径看觉得孔径小一点寄生参数就好一点。孔径确实有影响但在CPWG结构里反焊盘anti-pad的尺寸对阻抗的影响往往比孔径更大。反焊盘是过孔焊盘与参考平面之间的隔离区域反焊盘越大过孔焊盘与参考平面之间的寄生电容越小但过孔区域的阻抗会偏高反焊盘越小寄生电容越大阻抗偏低。我做过一组仿真对比在0.8mm板厚、过孔孔径0.3mm的条件下反焊盘直径从0.5mm增加到0.7mm过孔区域的特性阻抗从46欧姆升到54欧姆变化幅度超过8欧姆。而同样条件下把孔径从0.3mm减小到0.25mm阻抗只变化了不到2欧姆。所以在CPWG里调过孔阻抗优先调反焊盘其次调孔径这个顺序不能反。3. 接地过孔布局间距、排列与回流路径的实战取舍3.1 接地过孔间距到底怎么定λ/20是底线λ/40更稳妥关于接地过孔间距行业里最常引用的经验值是λ/20也就是最高工作频率对应波长的二十分之一。这个值的来源是当两个接地过孔之间的间距小于λ/20时它们之间的等效电感足够小共面地两侧的电位差可以控制在可接受的范围内槽线模式不会被有效激发。但λ/20是底线不是最优值。我在2.4GHz和5.8GHz的板子上都验证过把间距压到λ/40信号完整性会有明显改善。以2.4GHz为例在FR4板材上波长大约是62mm考虑有效介电常数后λ/20是3.1mmλ/40是1.55mm。从3.1mm缩到1.55mm接地过孔数量翻倍但换来的插损改善和回波损耗改善是实打实的。当然间距不是越小越好。间距太小过孔数量太多会带来两个问题一是过孔之间的互感耦合增强二是PCB加工成本上升。我的经验是在射频走线两侧的共面地上接地过孔间距控制在λ/40到λ/30之间比较平衡。如果板子空间紧张至少保证λ/20再密就没有必要了。工作频率FR4上λ/20间距FR4上λ/40间距推荐间距范围1GHz约7.5mm约3.7mm3.7-5mm2.4GHz约3.1mm约1.55mm1.5-2.5mm5.8GHz约1.3mm约0.65mm0.65-1mm10GHz约0.75mm约0.37mm0.4-0.6mm注意上表中的波长是按FR4有效介电常数约4.2估算的实际值需要根据板材参数和叠层结构重新计算。如果用的是 Rogers 4350B 这类高频板材有效介电常数不同波长会变化。3.2 接地过孔的排列方式交错排列比一字排列更有效接地过孔的排列方式也有讲究。最常见的做法是沿着信号线两侧各排一列过孔一字排开。这种排列方式简单但过孔之间的等效电感是串联的两个过孔之间的地铜皮仍然有一段较长的回流路径。更好的做法是交错排列也就是两侧的接地过孔在纵向位置上错开半个间距。这样做的理由是交错排列时任意一个信号线位置附近总有一侧的地过孔距离更近回流电流可以就近入地等效回流路径更短。仿真结果显示在相同过孔密度下交错排列比一字排列的插损改善约0.1-0.2dB回波损耗改善约2-3dB。还有一种做法是双排过孔在信号线两侧各排两列过孔内外交错。这种做法的效果最好但占用面积大适合空间充裕的射频板。如果板子密度很高至少保证单排交错排列。3.3 过孔与信号线的距离太近太远都不行接地过孔与信号线边缘的距离直接影响共面地的有效宽度和回流路径。距离太近过孔焊盘与信号线之间的寄生电容增大阻抗偏低距离太远共面地的回流路径变长等效电感增大。我的经验值是接地过孔边缘到信号线边缘的距离控制在信号线宽度的1到2倍之间。比如信号线宽0.5mm过孔边缘到信号线边缘的距离控制在0.5-1mm。这个范围内寄生电容和回流电感比较平衡。如果用的是嘉立创EDA或者Altium Designer可以在规则里设置过孔到走线的间距约束避免手动摆放时不小心放得太近。Cadence Allegro里可以用约束管理器设置Spacing约束效果一样。4. 信号换层过孔回流过孔、反焊盘与阻抗补偿的配合4.1 回流过孔的数量和位置紧贴信号过孔是铁律信号换层的时候回流电流也必须换层。如果参考平面从顶层换到底层两个平面之间必须有回流过孔否则回流电流只能通过平面间的分布电容耦合等效电感极大信号完整性急剧恶化。回流过孔的核心原则是紧贴信号过孔。理想情况下回流过孔应该放在信号过孔旁边距离不超过信号过孔反焊盘边缘的1-2倍过孔孔径。比如过孔孔径0.3mm反焊盘直径0.6mm回流过孔边缘到信号过孔边缘的距离控制在0.3-0.6mm。回流过孔的数量也有讲究。一个信号过孔旁边放几个回流过孔我的经验是至少两个对称放置。如果空间允许放四个呈十字形或菱形排列。两个回流过孔可以把回流路径的等效电感降低约一半四个可以再降低约30%。但超过四个之后边际效益递减没必要继续加。提示回流过孔必须连接到与信号过孔相同的参考平面。如果信号从顶层换到底层参考平面从第二层换到第三层回流过孔必须同时连接第二层和第三层否则回流路径仍然是断的。4.2 反焊盘设计容性补偿与阻抗匹配的平衡信号过孔的反焊盘设计是CPWG过孔优化的另一个关键点。反焊盘太大过孔区域阻抗偏高形成感性突变反焊盘太小过孔焊盘与参考平面之间的寄生电容增大阻抗偏低。在CPWG结构里反焊盘的设计还要考虑共面地的影响。信号过孔穿过共面地的时候共面地上会有一个比反焊盘更大的开口这个开口的尺寸也会影响阻抗。我的做法是先根据板厚和过孔孔径确定反焊盘的基础尺寸然后在仿真里微调共面地开口尺寸使过孔区域的阻抗与CPWG走线阻抗匹配。具体来说如果CPWG走线阻抗是50欧姆过孔区域阻抗应该控制在50欧姆±5%以内。如果仿真发现过孔区域阻抗偏低优先增大反焊盘如果偏高优先减小反焊盘或者增加共面地开口。调整的步长建议控制在0.05mm每次调整后重新仿真直到阻抗落在目标范围内。4.3 阻抗补偿什么时候需要加补偿结构如果过孔区域的阻抗不连续性无法通过反焊盘调整消除可以考虑加阻抗补偿结构。最常见的做法是在过孔附近的信号线上加一段感性补偿线或者容性补偿盘。感性补偿线是在过孔两侧的信号线上各加一小段高阻抗线用串联电感来抵消过孔的寄生电容。容性补偿盘是在过孔焊盘附近加一个小的圆形或方形铜皮用并联电容来抵消过孔的寄生电感。具体用哪种取决于过孔区域阻抗是偏高还是偏低。我个人的经验是在2.4GHz以下反焊盘调整通常就够了不需要额外补偿结构。到了5.8GHz以上如果反焊盘调整后阻抗仍然偏差超过10%才考虑加补偿。补偿结构会增加设计复杂度而且如果补偿过度反而会引入新的谐振得不偿失。5. 从仿真到实测我的CPWG过孔优化验证流程5.1 先用三维电磁仿真做参数扫描过孔优化不能靠猜必须仿真。我用的工具是HFSS或者CST做三维电磁仿真把CPWG走线、过孔、参考平面、共面地都建进去。仿真的时候重点扫三个参数接地过孔间距、反焊盘直径、回流过孔数量。参数扫描的策略是单变量扫描每次只变一个参数其他参数固定。比如先固定反焊盘直径和回流过孔数量扫接地过孔间距从λ/20到λ/50看插损和回波损耗的变化趋势。找到最优间距后再固定间距扫反焊盘直径。最后扫回流过孔数量。仿真的时候要注意端口设置。CPWG的端口不能只设信号线和下方地还要把两侧共面地也纳入端口定义否则仿真结果不准确。HFSS里可以用波端口把信号线、共面地、下方地一起选中设置积分线。5.2 TDR实测验证阻抗连续性仿真完了必须实测。我用的是TDR时域反射计来测过孔区域的阻抗连续性。TDR的原理是发一个快沿脉冲看反射回来的波形反射系数直接对应阻抗变化。实测的时候TDR探头要尽量靠近过孔减少测试引线的影响。如果板子上有SMA接头可以从接头处测如果没有可以用微波探针台。TDR波形上过孔区域会有一个明显的阻抗凹陷或凸起凹陷对应容性突变凸起对应感性突变。调整反焊盘和补偿结构直到TDR波形上的阻抗变化控制在±5欧姆以内。5.3 VNA扫频看插损和回波损耗TDR看的是阻抗连续性VNA看的是频域性能。我用VNA测S21和S11重点看工作频段内的插损和回波损耗。如果S21在工作频段内有谐振凹陷说明过孔区域有LC谐振需要调整反焊盘或者加补偿。如果S11在某些频点突然变差说明阻抗失配严重需要重新优化过孔布局。实测的时候要注意校准。VNA测之前必须做SOLT校准把测试电缆和接头的误差消掉。如果板子上有多个过孔可以分段测先测单个过孔再测整条链路对比看哪个过孔贡献了主要的性能恶化。6. 那些年我踩过的过孔布局坑6.1 接地过孔“看起来很多”但回流路径仍然很长有一次画一块5.8GHz的板子接地过孔放得很密间距只有0.8mm看起来应该没问题。但实测插损还是偏大。后来用仿真一看发现过孔虽然密但全部集中在信号线的一侧另一侧几乎没有过孔。结果回流电流只能从有孔的一侧走等效回流路径仍然很长。这个坑的教训是接地过孔必须两侧对称放置不能只放一侧。即使另一侧空间紧张至少也要保证λ/20的间距不能完全不放。6.2 回流过孔放了但连错了平面还有一次信号从顶层换到底层参考平面从第二层换到第三层。我在信号过孔旁边放了两个回流过孔但只连接了第二层和第三层忘了连接顶层和底层的共面地。结果共面地的回流路径仍然是断的槽线模式照样激发。这个坑的教训是回流过孔要连哪些层取决于回流电流需要走哪些层。CPWG结构里回流电流既走共面地也走参考平面所以回流过孔要同时连接共面地和参考平面不能只连参考平面。6.3 反焊盘调过头导致阻抗偏高有一次调反焊盘为了降低过孔区域的容性把反焊盘从0.6mm加到0.8mm结果阻抗从48欧姆直接跳到56欧姆回波损耗反而更差了。后来重新仿真发现反焊盘的最佳值在0.65mm左右加过头了。这个坑的教训是反焊盘调整要小步走每次0.05mm调完就仿真不要一次性加太多。而且反焊盘的最佳值跟板厚、孔径、板材参数都有关不能照搬别人的值。6.4 忽略了过孔之间的互感耦合接地过孔间距太小的时候过孔之间的互感耦合会增强。有一次把间距压到0.5mm结果发现插损反而比0.8mm间距时更差。仿真分析发现过孔之间的互感在5.8GHz处形成了局部谐振导致能量在过孔之间来回反射。这个坑的教训是接地过孔间距不是越小越好λ/40左右比较平衡。如果继续缩小间距要关注过孔之间的互感耦合必要时通过仿真验证。7. 不同EDA工具下的过孔布局实操要点7.1 Cadence Allegro约束管理器与过孔阵列Allegro里做CPWG过孔布局核心工具是约束管理器Constraint Manager。可以在Spacing约束里设置过孔到走线的间距在Physical约束里设置过孔孔径和反焊盘尺寸。过孔阵列可以用Copy命令配合Paste Array功能快速生成等间距的过孔列。Allegro的一个坑是反焊盘尺寸默认值可能不适合射频。默认的反焊盘通常按普通数字信号设计尺寸偏小射频过孔需要手动调整。可以在Padstack Editor里修改过孔的Anti Pad尺寸或者在约束管理器里设置过孔的反焊盘约束。7.2 Altium Designer规则设置与3D验证AD里做CPWG过孔布局重点在Design Rules里设置过孔间距和反焊盘。AD的3D视图可以直观看到过孔与参考平面的关系方便检查反焊盘是否合适。过孔阵列可以用Array Paste功能快速放置。AD的一个坑是过孔反焊盘在2D视图里看不清楚容易忽略。建议切换到3D视图或者用Layer Stackup视图检查反焊盘尺寸。另外AD的阻抗计算器对CPWG的支持有限建议用外部工具或者仿真软件验证。7.3 嘉立创EDA适合快速验证但精度有限嘉立创EDA适合快速画板过孔布局的基本功能都有但射频仿真和精确阻抗控制能力有限。如果只是做低频或者对性能要求不高的CPWG板子可以用嘉立创EDA快速验证。但如果到了GHz频段建议还是用Allegro或者AD配合外部仿真工具。嘉立创EDA的一个优势是加工方便画完直接下单适合快速迭代。我有时候会用嘉立创EDA画第一版快速打样验证基本功能然后再用Allegro优化射频性能。8. 写在最后过孔优化没有银弹但有优先级CPWG过孔布局优化这件事说到底是一个多参数权衡的问题。接地过孔间距、反焊盘尺寸、回流过孔数量、过孔与信号线距离每个参数都有影响而且相互耦合。没有一组参数能适用于所有情况必须根据具体的工作频率、板材参数、叠层结构、空间约束来调整。但如果非要给一个优先级我的经验是回流过孔的位置和数量 接地过孔间距 反焊盘尺寸 过孔孔径。回流过孔没放好其他参数怎么调都白搭接地过孔间距是基础决定了共面地的有效性反焊盘是精细调整决定阻抗匹配的最终质量孔径的影响相对最小除非到了毫米波频段。还有一个心得是仿真和实测必须结合。仿真可以快速扫参数找到大致方向实测可以验证仿真结果发现仿真中忽略的效应。我见过太多人只仿真不实测或者只实测不仿真最后要么过度设计要么反复打样浪费时间和成本。最后说一个我最近在用的技巧在PCB上预留过孔调试区。在射频走线旁边留一小块空地放几个备用过孔位置打样回来后如果发现性能不达标可以用手工焊接或者导电胶临时增加过孔快速验证不同布局的效果。这个方法比重新打样快得多适合在项目初期快速迭代。