1. 百兆以太网接口设计的整体思路拆解1.1 为什么RJ45到PHY这一段最容易被忽视很多刚入行的硬件工程师拿到原理图之后第一反应是赶紧把线连上、把板子投出去打样觉得以太网接口嘛RJ45座子一放、PHY芯片一摆、几根线连起来就完事了。我当年也是这么想的结果第一版板子回来之后百兆链路勉强能通但一跑长时间大数据量传输就丢包EMC测试辐射骚扰余量只有不到2dB差点没过去。后来拿着近场探头一点点扫才发现问题出在RJ45到PHY之间那段差分走线上——走线不等长、参考平面被分割、没有共模扼流圈的位置预留这些问题在原理图上完全看不出来但到了PCB阶段就是致命的。百兆以太网100BASE-TX的工作频率虽然只有125MHz的符号率但它的信号边沿非常陡实际频谱能量可以延伸到数百MHz。这意味着RJ45到PHY之间的差分对本质上是一对高速信号线不能用低速信号的心态去处理。更麻烦的是这个接口还要面对外部世界的各种干扰——网线可能长达几十米会像天线一样接收环境中的共模噪声这些噪声会顺着差分对进入PHY芯片轻则误码率上升重则芯片损坏。所以这一段设计要同时解决两个问题信号完整性和电磁兼容性两者缺一不可。1.2 整体方案选型PHY芯片与MAC接口的配合逻辑在动手布线之前得先把芯片之间的接口关系理清楚。百兆以太网的典型架构是RJ45连接器 → 网络变压器或集成变压器的RJ45 → 共模扼流圈可选 → PHY芯片 → MAC接口 → 主控芯片。PHY芯片和主控之间常见的接口有MII、RMII、SMII等其中RMII因为引脚少、成本低在百兆应用中用得最多。这里有一个容易被忽略的点当你使用SGMII IP核与PHY芯片配合时需要把PHY配置成MAC模式。这个配置通常通过PHY的strap引脚或者寄存器写入来完成。如果配错了链路可能根本起不来或者出现奇怪的丢包现象。我在一个项目里就遇到过PHY的strap电阻焊错了位置导致PHY工作在PHY模式下和主控的MAC模式对不上链路协商一直失败查了两天才发现是电阻的问题。所以原理图评审的时候一定要把PHY的工作模式配置当作一个检查项单独列出来。1.3 差分走线的核心原则等长、等距、紧耦合差分信号的本质是两根线上传输幅值相等、极性相反的信号接收端通过比较两者的差值来恢复原始信号。这种机制的好处是外部耦合到两根线上的共模噪声会被差分接收器抑制掉。但这个好处有一个前提两根线必须尽可能对称。如果一根线比另一根长或者两根线之间的距离不一致差分信号的对称性就被破坏了共模抑制能力下降信号完整性也会变差。对于百兆以太网的差分对我通常要求等长误差控制在5mil以内这个精度在大多数EDA工具里都能轻松实现。等距的要求稍微宽松一些但也要保证差分对在整段走线上间距一致不要出现一段宽一段窄的情况。紧耦合的意思是两根线要靠近走一般间距取线宽的1到1.5倍。比如线宽6mil间距就取6到9mil。紧耦合的好处是差分阻抗更容易控制而且对外辐射更小。2. 核心细节解析与实操要点2.1 RJ45接口定义与变压器中心抽头的处理RJ45接口有8个引脚百兆以太网只用到其中的4个引脚1、2是一对差分线TX、TX-引脚3、6是另一对差分线RX、RX-。引脚4、5、7、8在百兆应用中通常不接但在千兆应用中会用到。如果你做的板子以后可能要升级到千兆建议把这4个引脚也预留出来方便后续改版。网络变压器的中心抽头处理是一个关键细节。对于TX对中心抽头通常通过一个电容接地这个电容的作用是提供共模回流路径同时阻断直流。电容值一般取0.1uF耐压要足够。对于RX对中心抽头的处理方式取决于PHY芯片的要求有些PHY需要中心抽头接电源有些则接电容接地。这个一定要查PHY的数据手册不能凭经验拍脑袋。我见过一个案例工程师把TX和RX的中心抽头都接了同一个电容结果链路能通但误码率很高。后来发现是RX的中心抽头应该接电源接错了导致接收端的共模电平不对。所以中心抽头的处理一定要分开看TX和RX可能不一样。2.2 差分对的阻抗控制与叠层设计百兆以太网的差分阻抗要求是100欧姆。这个阻抗值不是随便定的它要和网线的特性阻抗匹配也要和PHY芯片的推荐值一致。在PCB上实现100欧姆差分阻抗需要根据叠层结构来计算线宽和间距。假设你用的是一个四层板叠层顺序是顶层信号 → 内层地 → 内层电源 → 底层信号。顶层到内层地的介质厚度是0.2mm介电常数4.3。用常见的阻抗计算工具可以算出线宽6mil、间距6mil时差分阻抗大约是100欧姆。但这个值会随着介质厚度和铜厚变化所以投板前一定要让板厂用他们的实际叠层参数复核一遍。注意不要直接用EDA工具的默认叠层参数算阻抗板厂的实际压合厚度和介电常数可能和默认值差很多。我吃过这个亏算出来是100欧姆板厂实际做出来是92欧姆虽然还能用但余量就小了。2.3 共模扼流圈的位置与选型共模扼流圈的作用是抑制共模噪声对差分信号没有影响。在RJ45和PHY之间加一个共模扼流圈可以显著改善EMC性能。位置一般放在变压器和PHY之间尽量靠近变压器。选型的时候要注意几个参数共模阻抗、额定电流、直流电阻。共模阻抗在100MHz时一般要求大于100欧姆额定电流要大于接口的工作电流百兆以太网一般几十毫安直流电阻要小避免影响信号幅度。封装上我一般选0805或1206的太小了不好焊接太大了占地方。有些设计会把共模扼流圈放在RJ45和变压器之间这样也可以但效果不如放在变压器和PHY之间。因为变压器本身也有一定的共模抑制能力两级串联效果更好。3. 实操过程与核心环节实现3.1 从原理图到PCB的检查清单在开始布线之前我习惯先做一遍原理图检查把和以太网接口相关的点都过一遍。这个清单包括PHY芯片的工作模式配置是否正确MAC模式还是PHY模式时钟源是否匹配25MHz晶振还是50MHz外部时钟复位电路是否可靠上电复位时间是否满足PHY要求变压器中心抽头的处理是否符合PHY数据手册共模扼流圈的位置和方向是否正确RJ45的LED引脚是否预留链路指示灯和活动指示灯差分对的终端匹配电阻是否放置有些PHY内置有些需要外置这个清单看起来简单但每一条都对应着我踩过的坑。比如复位电路有一次我用了RC复位电容取0.1uF电阻取10K算出来复位时间是1ms但PHY要求至少10ms结果上电后PHY偶尔不启动。后来把电容换成1uF问题就解决了。3.2 差分对布线的具体步骤与参数设置布线的时候我一般按以下步骤操作第一步先确定PHY芯片和RJ45的位置。PHY尽量靠近RJ45缩短差分对的长度。如果板子空间允许差分对长度控制在50mm以内。长度越长损耗越大EMC风险也越高。第二步设置差分对规则。在EDA工具里定义差分对设置线宽6mil、间距6mil、目标阻抗100欧姆。同时设置等长规则误差5mil。第三步手动布线。差分对尽量走直线避免过孔。如果必须换层要保证两根线同时换层并且在过孔附近放置回流地过孔。换层过孔会引入阻抗不连续所以能少用就少用。第四步检查参考平面。差分对下方要有完整的参考平面不能有分割。如果参考平面被分割回流路径被切断共模噪声会大幅增加。我一般会在差分对下方铺一块完整的地铜皮并且用缝合过孔把地铜皮和主地平面连接起来。第五步包地处理。在差分对两侧放置地线并且每隔一段距离打地过孔。包地可以进一步降低对外辐射但要注意地线和差分对之间的距离太近了会影响差分阻抗。一般取3倍线宽以上。3.3 EMC设计的实战技巧EMC设计不是等到测试不过再改而是在布局布线阶段就要考虑。对于百兆以太网接口我总结了几条实战技巧变压器下方挖空网络变压器下方所有层都要挖空避免变压器和PCB之间的寄生电容影响共模抑制效果。RJ45金属外壳接地RJ45的金属外壳要就近接地并且用多个过孔连接到地平面。这样可以屏蔽外部干扰也可以减少对外辐射。差分对远离时钟线差分对和时钟线、电源线要保持足够的距离至少3倍线宽。如果空间紧张可以在中间加地线隔离。TVS管的位置如果接口需要防浪涌TVS管要尽量靠近RJ45并且接地路径要短。TVS管的寄生电容要小否则会影响信号完整性。电源滤波PHY芯片的电源引脚要加去耦电容容值组合一般是0.1uF和10uF。去耦电容要尽量靠近引脚接地回路要短。提示EMC测试之前可以先用近场探头扫一遍板子看看有没有明显的辐射热点。我一般会在差分对、时钟线、电源模块附近扫一下提前发现潜在问题。4. 常见问题与排查技巧实录4.1 链路不通或频繁掉线的排查思路链路不通是最常见的问题排查的时候可以按以下顺序进行排查步骤检查内容常见问题1电源和地PHY供电是否正常地是否连通2时钟晶振是否起振频率是否正确3复位复位信号是否正常复位时间是否足够4模式配置PHY工作模式是否与主控匹配5差分对差分对是否连通有没有虚焊6变压器变压器是否焊反中心抽头是否正确7链路协商自协商是否成功速率和双工模式是否匹配我遇到过一次链路频繁掉线的问题最后发现是PHY的复位引脚上有一个很小的毛刺导致PHY偶尔复位。后来在复位引脚上加了一个0.1uF的电容问题就解决了。所以排查的时候示波器一定要用上不要只看万用表。4.2 差分走线常见错误与修正方法差分走线的常见错误有几种不等长两根线长度差超过5mil导致共模抑制能力下降。修正方法是调整走线路径增加蛇形线补偿。不等距差分对间距不一致导致差分阻抗变化。修正方法是重新布线保持间距一致。参考平面分割差分对下方参考平面被分割回流路径被切断。修正方法是调整平面分割或者在分割处加缝合电容。过孔不对称换层时只有一根线打过孔另一根线走其他层。修正方法是两根线同时换层并且过孔对称放置。包地不当包地线离差分对太近影响差分阻抗。修正方法是调整包地线距离一般取3倍线宽以上。4.3 EMC测试不过的整改经验EMC测试不过的时候不要慌先定位问题。我一般按以下步骤整改第一步确认辐射频率。如果是125MHz的谐波说明是差分对的问题如果是25MHz的谐波说明是时钟线的问题如果是开关电源的频率说明是电源的问题。第二步用近场探头定位辐射源。把探头靠近差分对、时钟线、电源模块看哪个位置的辐射最强。第三步针对性整改。差分对的问题一般是加共模扼流圈、改善包地、调整差分阻抗时钟线的问题一般是加展频、加屏蔽、调整走线电源的问题一般是加滤波、调整布局。第四步复测验证。整改之后要重新测试确认余量足够。我一般要求余量至少6dB这样批量生产的时候才不会有问题。注意EMC整改不要一次改太多地方否则出了问题不知道是哪个改动起的作用。我一般一次只改一个地方改完测一次确认有效再改下一个。4.4 独家避坑技巧汇总最后分享几个我在实际项目中总结的避坑技巧预留共模扼流圈位置即使第一版不需要也要在PCB上预留共模扼流圈的位置和焊盘。万一EMC不过可以直接焊上去不用改板。差分对测试点在差分对上预留测试点方便用示波器测量信号质量。测试点要小寄生电容要小否则会影响信号。变压器下方挖空这个细节很多工程师会忽略但对EMC影响很大。挖空之后变压器的共模抑制能力能提升不少。RJ45外壳接地金属外壳的RJ45一定要接地而且要用多个过孔。我见过一个设计RJ45外壳只用一个过孔接地结果EMC辐射超标很多。电源去耦电容PHY的电源引脚去耦电容要靠近引脚接地回路要短。我一般会在每个电源引脚旁边放一个0.1uF的电容再在电源入口放一个10uF的电容。这些技巧看起来都是小细节但每一个都对应着我实际踩过的坑。硬件设计就是这样细节决定成败。希望这些经验能帮你少走一些弯路。