尧图网站建设 
1. 为什么8倍过采样值得用IDELAY来做高速串行数据恢复这件事做过的人都知道痛点在哪。假设你手头有一路来自外部ADC或者光模块的串行数据流速率在600Mbps到1.2Gbps之间没有随路时钟或者随路时钟和数据的相位关系完全不可控。这时候你拿什么去采用FPGA的全局时钟直接怼上去大概率采到的是数据跳变沿采回来的全是亚稳态和误码。常规做法无非几种一是用FPGA内部的高速收发器GT系列但GT资源有限小容量器件上不一定有而且用GT去接低速串行数据有点杀鸡用牛刀的意思二是用PLL把时钟倍频到数据率的8倍然后用这个高频时钟去采样这就是所谓的8倍过采样。倍频到8倍之后每个数据位宽内你能拿到8个采样点通过判断这8个点的电平分布就能推算出真实的比特值同时还能顺带做时钟数据恢复CDR把相位对齐也一并解决了。但问题来了PLL倍频出来的8倍时钟它的相位和数据的相位关系是随机的。你直接拿这个时钟去采样可能采到的8个点里有一半落在跳变沿附近抖动一大就误判。这时候IDELAY就派上用场了。Xilinx FPGA里的IDELAY原语IDELAYE2/IDELAYE3可以对输入信号做精细的延迟调整每 tap 的延迟大约在78ps7系列200MHz参考时钟下到几十ps不等。通过动态调整IDELAY的tap值你可以把采样窗口挪到数据眼图的中心位置让8个采样点尽可能均匀地分布在数据位的正中间从而最大化采样裕量。说白了IDELAY在这里扮演的角色就是相位微调旋钮。PLL负责粗调把频率对上IDELAY负责细调把相位对上。两者配合才能实现稳定的8倍过采样数据恢复。这套方案适合谁适合手头有Xilinx 7系列或UltraScale器件、需要接低速到中速串行数据、又不想占用GT资源的工程师。也适合正在学习FPGA高速接口设计、想搞明白IDELAY和过采样原理的初学者。下面我把整个设计思路、代码实现和调试过程拆开来讲。2. 8倍过采样的核心原理与IDELAY的工作机制2.1 过采样为什么是8倍而不是4倍或16倍先把这个8倍的由来说清楚。过采样的倍数选择本质上是在采样精度和资源开销之间做权衡。假设数据率是800Mbps8倍过采样意味着采样时钟是6.4GHz。这个频率在FPGA内部逻辑里是跑不动的所以实际实现时通常用ISERDES串并转换器来做。ISERDES可以把高速串行数据用低速并行时钟去采内部自动完成1:8的串并转换。你给它一个800MHz的采样时钟DDR模式下等效1.6GHz它就能输出8位的并行数据每一位对应一个采样相位。那为什么是8倍4倍过采样的话每个数据位只有4个采样点做多数表决时容错空间太小遇到抖动大的场景容易误判。16倍过采样精度更高但ISERDES的宽度和后续处理逻辑的资源开销翻倍而且很多Xilinx器件的ISERDES最大支持1:8模式1:16需要级联复杂度上去了。8倍是一个甜点值每个数据位8个采样点做3取2或者5取3的多数表决绰绰有余同时ISERDES和后续逻辑的资源占用在可接受范围内。2.2 IDELAYE2的tap精度到底怎么算IDELAYE2的延迟精度取决于参考时钟频率。Xilinx 7系列的IDELAYE2有一个REFCLK_FREQUENCY参数典型值200MHz。在这个参考时钟下每个tap的延迟大约是78ps。计算公式是tap延迟 1 / (32 × 2 × REFCLK_FREQUENCY)代入200MHz1 / (32 × 2 × 200e6) 78.125ps。总共32个tap所以最大延迟范围是32 × 78.125ps ≈ 2.5ns。这个2.5ns意味着什么如果你的数据率是800Mbps一个UI单位间隔是1.25ns。2.5ns的延迟范围足够覆盖两个UI也就是说你可以把采样点挪到任意位置甚至跨过整个数据位。这就给了你充分的调整空间。注意IDELAYE2的tap值不是线性的存在微分非线性DNL和积分非线性INL。实际调试时不要死记tap16就是中间要用实测的眼图扫描来确定最佳tap值。2.3 8倍过采样数据恢复的完整信号链整个信号链是这样的外部串行数据进入FPGA的IO引脚先经过IBUFDS如果是差分或IBUF。信号送入IDELAYE2做精细延迟调整。延迟后的信号送入ISERDESE2用8倍频时钟做1:8串并转换。ISERDESE2输出8位并行数据每一位对应一个采样相位。后续逻辑对这8位做边沿检测和多数表决恢复出原始比特流。同时根据边沿位置动态调整IDELAY的tap值实现相位跟踪。这个链条里IDELAY是唯一可动态调整的环节。PLL的相位是固定的ISERDES的采样相位也是固定的只有IDELAY的tap值可以在运行时通过CNTVALUEIN动态改变。所以整个CDR环路的执行机构就是IDELAY。3. 从零搭建Vivado工程配置与IDELAYE2原语实例化3.1 时钟架构设计PLL和MMCM的分工先解决时钟问题。假设输入数据率是800Mbps我们需要一个400MHz的时钟给ISERDES做DDR采样等效800Mbps。一个400MHz的时钟给IDELAYE2做参考时钟实际用200MHz也行但400MHz精度更高。一个100MHz的时钟给后续逻辑做并行处理8位并行数据每周期处理一个字节。用MMCM来生成这些时钟。输入参考时钟假设是50MHzMMCM配置如下// MMCM配置示例简化 // CLKIN1 50MHz // CLKOUT0 400MHz (采样时钟) // CLKOUT1 400MHz (IDELAY参考时钟相位偏移90度) // CLKOUT2 100MHz (并行逻辑时钟)这里有个细节IDELAYE2的参考时钟和ISERDES的采样时钟最好同源但相位要错开。为什么因为IDELAY的延迟调整是基于参考时钟的周期来计数的如果两者同相tap值的改变和采样时刻会耦合在一起调试时不容易分离变量。错开90度可以让调整更平滑。3.2 IDELAYE2原语的参数配置直接上代码。这是IDELAYE2的实例化模板IDELAYE2 #( .IDELAY_TYPE(VAR_LOAD), // 可变加载模式支持动态调整 .IDELAY_VALUE(0), // 初始tap值 .REFCLK_FREQUENCY(400.0), // 参考时钟400MHz .HIGH_PERFORMANCE_MODE(TRUE), // 高性能模式抖动更小 .SIGNAL_PATTERN(DATA), // 数据模式 .DELAY_SRC(IDATAIN), // 延迟源来自IDATAIN .PIPE_SEL(FALSE), // 不使用流水线 .CINVCTRL_SEL(FALSE) // 不使用CINVCTRL ) idelay_inst ( .CNTVALUEIN(cntvalue), // 动态tap值输入 .CNTVALUEOUT(cntvalue_out), // 当前tap值输出 .DATAOUT(data_delayed), // 延迟后数据输出 .DATAIN(1b0), // 不用DATAIN .IDATAIN(data_in), // 来自IBUF的数据 .C(clk_400m), // 参考时钟 .CE(ce), // 使能 .INC(inc), // 增量/减量 .LD(ld), // 加载CNTVALUEIN .LDPIPEEN(1b0), .REGRST(1b0), .CINVCTRL(1b0) );几个关键参数解释IDELAY_TYPE选VAR_LOAD这是支持动态加载tap值的模式。如果你只需要固定延迟用FIXED就行但我们要做CDR必须用VAR_LOAD。REFCLK_FREQUENCY设成400MHz这样tap精度是1/(32×2×400e6) ≈ 39ps比200MHz下的78ps精细一倍。HIGH_PERFORMANCE_MODE设TRUE虽然功耗略高但抖动性能明显更好对眼图裕量有帮助。3.3 ISERDESE2的1:8串并转换配置ISERDESE2的配置比IDELAY复杂一些因为涉及到位宽、级联和时钟域ISERDESE2 #( .DATA_RATE(DDR), .DATA_WIDTH(8), .INTERFACE_TYPE(NETWORKING), .NUM_CE(2), .SERDES_MODE(MASTER), .IOBDELAY(IFD), .DYN_CLKDIV_INV_EN(FALSE), .DYN_CLK_INV_EN(FALSE), .INIT_Q1(1b0), .INIT_Q2(1b0), .INIT_Q3(1b0), .INIT_Q4(1b0), .SRVAL_Q1(1b0), .SRVAL_Q2(1b0), .SRVAL_Q3(1b0), .SRVAL_Q4(1b0), .OFB_USED(FALSE) ) iserdes_inst ( .Q1(q1), .Q2(q2), .Q3(q3), .Q4(q4), .Q5(q5), .Q6(q6), .Q7(q7), .Q8(q8), .SHIFTOUT1(), .SHIFTOUT2(), .BITSLIP(bitslip), .CE1(1b1), .CE2(1b1), .CLK(clk_400m), .CLKB(~clk_400m), .CLKDIV(clk_100m), .D(data_delayed), .DDLY(), .RST(rst), .SHIFTIN1(1b0), .SHIFTIN2(1b0), .OCLK(1b0), .OCLKB(1b0), .DYNCLKDIVSEL(1b0), .DYNCLKSEL(1b0) );IOBDELAY设成IFD表示数据先经过IDELAY再进ISERDES。DATA_WIDTH设8对应8倍过采样。CLKDIV是100MHz因为400MHz的采样时钟做DDR后等效800Mbps8位并行输出的更新率就是100MHz。4. 数据恢复逻辑边沿检测、多数表决与CDR环路4.1 从8位并行数据中提取边沿信息ISERDES输出的8位数据{q8,q7,...,q1}代表一个UI内的8个采样点。如果数据没有跳变这8位应该全0或全1。如果有跳变就会出现0和1的分界。边沿检测的逻辑很简单把8位数据两两异或找出跳变位置。wire [7:0] edge_detect; assign edge_detect[0] q1 ^ q2; assign edge_detect[1] q2 ^ q3; assign edge_detect[2] q3 ^ q4; assign edge_detect[3] q4 ^ q5; assign edge_detect[4] q5 ^ q6; assign edge_detect[5] q6 ^ q7; assign edge_detect[6] q7 ^ q8; assign edge_detect[7] q8 ^ q1; // 循环边沿edge_detect中为1的位就是跳变沿的位置。理想情况下8个采样点均匀分布跳变沿应该落在第0位和第4位附近如果数据从0变1前4位是0后4位是1边沿在第3和第4位之间。4.2 多数表决恢复比特值有了8个采样点恢复比特值最直接的方法就是多数表决数一下8位里有几个1超过4个就判为1否则判为0。wire [3:0] ones_count; assign ones_count q1 q2 q3 q4 q5 q6 q7 q8; wire recovered_bit (ones_count 4) ? 1b1 : 1b0;但这种方法有个问题如果采样点正好落在跳变沿上8位里可能有4个1和4个0这时候多数表决就失效了。所以必须配合IDELAY把采样窗口挪到眼图中心让跳变沿尽量落在采样窗口的边缘而不是中间。4.3 CDR环路的动态调整策略CDR环路的核心逻辑是根据边沿位置判断当前采样窗口是偏左还是偏右然后调整IDELAY的tap值。具体策略统计一段时间内比如1024个UI边沿落在第0-1位和第6-7位的次数。如果边沿频繁落在第0-1位说明采样窗口偏右需要减小tap值减小延迟。如果边沿频繁落在第6-7位说明采样窗口偏左需要增大tap值。如果边沿均匀分布在两侧说明采样窗口居中保持当前tap值。// 简化的CDR调整逻辑 reg [9:0] edge_left_cnt, edge_right_cnt; reg [4:0] current_tap; reg [4:0] target_tap; always (posedge clk_100m) begin if (edge_detect[0] || edge_detect[1]) edge_left_cnt edge_left_cnt 1; if (edge_detect[6] || edge_detect[7]) edge_right_cnt edge_right_cnt 1; if (edge_left_cnt edge_right_cnt 10) begin // 偏右减小tap target_tap (current_tap 0) ? current_tap - 1 : 0; edge_left_cnt 0; edge_right_cnt 0; end else if (edge_right_cnt edge_left_cnt 10) begin // 偏左增大tap target_tap (current_tap 31) ? current_tap 1 : 31; edge_left_cnt 0; edge_right_cnt 0; end end这个阈值10需要根据实际抖动情况调整。抖动大的场景阈值要大一些避免频繁调整导致震荡。实操心得CDR环路的调整速率不能太快。我一开始每100个UI就调整一次结果tap值在相邻两个值之间来回跳数据恢复反而更差。后来改成每1024个UI调整一次并且加了滞回窗口阈值10就稳定多了。5. 实测调试眼图扫描与tap值标定5.1 用ILA做眼图扫描的实操步骤代码写完了但tap值设多少不能靠猜。最靠谱的方法是用Vivado的ILA集成逻辑分析仪做眼图扫描。步骤在Vivado中例化ILA抓取ISERDES输出的8位数据{q8,...,q1}。设置触发条件为数据跳变即8位数据不全0也不全1。固定输入数据为已知的PRBS序列比如PRBS7这样你知道正确的比特值是什么。从tap0开始每次增加1抓取1000个样本统计误码率。记录每个tap值下的误码率画出tap值-误码率曲线。理想情况下这条曲线应该是一个浴盆形状中间tap值误码率最低两边逐渐升高。浴盆的底部宽度就是你的采样裕量。我实测过一个800Mbps的数据流tap值从0扫到31误码率最低点在tap14到tap18之间底部宽度大约5个tap对应约200ps的裕量。这个裕量对于一般应用足够了。5.2 温度漂移和电压变化对tap值的影响这里有个坑IDELAY的tap精度会随温度和电压变化。Xilinx的文档里明确说了tap延迟的温漂系数大约是0.1%/°C。也就是说温度变化50°Ctap延迟会变化5%。对于39ps的tap精度5%就是2ps看起来不大但如果你有32个tap累积总延迟变化就是64ps相当于1.6个tap。这意味着什么你在室温下标定的最佳tap值到了高温环境下可能就偏了。所以CDR环路必须是动态的不能标定一次就固定不变。我建议在CDR逻辑里加一个温度补偿机制定期比如每秒钟重新扫描一次边沿分布如果发现边沿位置偏移超过2个tap就重新调整。5.3 常见误码模式与排查思路调试过程中遇到误码不要慌按下面的流程排查误码模式可能原因排查方法连续误码误码率10%时钟频率不对或IDELAY tap值完全偏离检查PLL锁定状态扫描tap值间歇性误码误码率1%-5%采样窗口偏边缘裕量不足做眼图扫描找最佳tap值特定数据模式下误码数据相关抖动DDJ换PRBS序列测试检查PCB走线高温下误码率升高IDELAY温漂启用动态CDR加温度补偿上电后误码运行一段时间后正常时钟未稳定或IDELAY未初始化加复位逻辑确保IDELAY加载初始值注意如果误码率在10^-3量级而且眼图扫描显示浴盆底部很窄小于3个tap那大概率是PCB走线或者连接器的问题不是FPGA内部逻辑能解决的。这时候要检查差分对的阻抗匹配和长度匹配。6. 资源占用与性能优化6.1 这套方案在7系列上的资源开销以XC7A35T为例实现一路8倍过采样数据恢复的资源占用资源类型占用量说明LUT约120个边沿检测、多数表决、CDR逻辑FF约200个流水线寄存器、计数器IDELAYE21个每路数据一个ISERDESE21个每路数据一个MMCM1个生成采样时钟和参考时钟ILA1个调试用可移除这个开销对于XC7A35T来说微不足道你甚至可以同时跑8路这样的数据恢复通道。6.2 从8倍降到4倍过采样的取舍如果你的数据率更高比如1.6Gbps8倍过采样需要12.8Gbps的等效采样率ISERDES可能跑不动。这时候可以考虑降到4倍过采样。4倍过采样的代价是每个UI只有4个采样点多数表决的容错空间从8选5变成4选3抗抖动能力下降约3dB。但资源开销减半ISERDES的时序压力也小很多。我的建议是数据率低于1Gbps用8倍高于1Gbps用4倍。如果4倍还不够那就得上GT收发器了IDELAYISERDES这套方案的上限大概在1.2Gbps左右取决于器件速度等级。6.3 多通道场景下的IDELAY共享问题如果你要做多通道数据恢复比如4路串行数据同时进来每路都需要独立的IDELAY和ISERDES。但IDELAY的参考时钟可以共享CDR逻辑也可以共享一部分比如边沿统计的计数器可以复用。需要注意的是每路数据的相位关系是独立的不能用一个通道的tap值去套另一个通道。即使PCB走线做了等长匹配FPGA内部走线延迟也有差异。所以每路都要独立做眼图扫描和CDR。7. 代码组织与工程结构建议7.1 模块划分建议把整个设计拆成以下几个模块idelay_ctrl.vIDELAYE2的封装提供tap值设置接口。iserdes_capture.vISERDESE2的封装输出8位并行数据。edge_detect.v边沿检测逻辑。majority_vote.v多数表决逻辑。cdr_fsm.vCDR状态机动态调整tap值。top.v顶层模块例化以上所有模块。这样拆的好处是调试时可以单独抓每个模块的信号定位问题更快。7.2 仿真验证的关键点仿真时最容易忽略的是IDELAY的行为模型。Vivado自带的IDELAYE2仿真模型是行为级的tap延迟是理想值没有抖动和温漂。所以仿真通过不代表上板能跑。我的做法是仿真只验证逻辑功能边沿检测、多数表决、CDR状态机时序和抖动问题留到上板用ILA调。仿真时可以用一个简单的PRBS生成器作为激励检查恢复出的比特流和原始比特流是否一致。// PRBS7生成器仿真激励 reg [6:0] prbs7; always (posedge clk_400m) begin prbs7 {prbs7[5:0], prbs7[6] ^ prbs7[5]}; end wire data_in prbs7[6];7.3 上板调试的检查清单上板之前对照这个清单过一遍MMCM是否锁定locked信号是否为高IDELAYE2的CNTVALUEOUT是否等于CNTVALUEIN如果不相等说明加载有问题。ISERDESE2的BITSLIP是否已经对齐可以用已知的同步字比如K28.5来对齐。ILA的采样深度是否足够建议至少抓1024个样本。CDR环路的调整阈值是否合理先用大阈值比如50稳定后再减小。8. 几个容易踩的坑和我的实际体会第一个坑是IDELAYE2的复位。IDELAYE2上电后tap值是0但如果你不主动加载它可能保持在一个不确定的状态。我遇到过好几次上板后数据完全采不到查了半天发现是IDELAY没有复位。后来在代码里加了明确的复位逻辑LD信号在复位后拉高一个周期把CNTVALUEIN加载进去问题就解决了。第二个坑是ISERDESE2的BITSLIP。8倍过采样时ISERDES输出的8位数据的顺序是固定的但哪一位对应第一个采样点取决于BITSLIP的对齐。如果不对齐你看到的8位数据可能是循环移位的。我的做法是发送一个已知的同步字比如0xAA然后调整BITSLIP直到接收到的数据等于0xAA。第三个坑是CDR环路的震荡。前面提过调整速率太快会导致tap值来回跳。除了加滞回窗口还可以加一个最小调整间隔每次调整后至少等待N个UI再允许下一次调整。N的值根据数据率和抖动情况定我一般用1024。第四个坑是参考时钟的质量。IDELAY的tap精度直接取决于参考时钟的抖动。如果参考时钟抖动大tap延迟就不稳定CDR环路也会跟着抖。所以参考时钟一定要用干净的时钟源最好从MMCM的专用输出走不要用普通IO时钟。最后分享一个实用技巧如果你手头没有PRBS生成器可以用FPGA内部的LFSR线性反馈移位寄存器生成伪随机序列作为测试数据。Xilinx的XAPP523里有一个现成的LFSR参考设计直接拿来用就行。测试时把LFSR的输出接到数据输入端然后对比恢复出的比特流和LFSR的原始输出就能算出误码率。这个方法比用外部码型发生器方便得多而且可以跑长时间测试统计误码率随温度和时间的变化。 FPGA 8倍过采样数据恢复：IDELAY与ISERDES实战
1. 为什么8倍过采样值得用IDELAY来做高速串行数据恢复这件事做过的人都知道痛点在哪。假设你手头有一路来自外部ADC或者光模块的串行数据流速率在600Mbps到1.2Gbps之间没有随路时钟或者随路时钟和数据的相位关系完全不可控。这时候你拿什么去采用FPGA的全局时钟直接怼上去大概率采到的是数据跳变沿采回来的全是亚稳态和误码。常规做法无非几种一是用FPGA内部的高速收发器GT系列但GT资源有限小容量器件上不一定有而且用GT去接低速串行数据有点杀鸡用牛刀的意思二是用PLL把时钟倍频到数据率的8倍然后用这个高频时钟去采样这就是所谓的8倍过采样。倍频到8倍之后每个数据位宽内你能拿到8个采样点通过判断这8个点的电平分布就能推算出真实的比特值同时还能顺带做时钟数据恢复CDR把相位对齐也一并解决了。但问题来了PLL倍频出来的8倍时钟它的相位和数据的相位关系是随机的。你直接拿这个时钟去采样可能采到的8个点里有一半落在跳变沿附近抖动一大就误判。这时候IDELAY就派上用场了。Xilinx FPGA里的IDELAY原语IDELAYE2/IDELAYE3可以对输入信号做精细的延迟调整每 tap 的延迟大约在78ps7系列200MHz参考时钟下到几十ps不等。通过动态调整IDELAY的tap值你可以把采样窗口挪到数据眼图的中心位置让8个采样点尽可能均匀地分布在数据位的正中间从而最大化采样裕量。说白了IDELAY在这里扮演的角色就是相位微调旋钮。PLL负责粗调把频率对上IDELAY负责细调把相位对上。两者配合才能实现稳定的8倍过采样数据恢复。这套方案适合谁适合手头有Xilinx 7系列或UltraScale器件、需要接低速到中速串行数据、又不想占用GT资源的工程师。也适合正在学习FPGA高速接口设计、想搞明白IDELAY和过采样原理的初学者。下面我把整个设计思路、代码实现和调试过程拆开来讲。2. 8倍过采样的核心原理与IDELAY的工作机制2.1 过采样为什么是8倍而不是4倍或16倍先把这个8倍的由来说清楚。过采样的倍数选择本质上是在采样精度和资源开销之间做权衡。假设数据率是800Mbps8倍过采样意味着采样时钟是6.4GHz。这个频率在FPGA内部逻辑里是跑不动的所以实际实现时通常用ISERDES串并转换器来做。ISERDES可以把高速串行数据用低速并行时钟去采内部自动完成1:8的串并转换。你给它一个800MHz的采样时钟DDR模式下等效1.6GHz它就能输出8位的并行数据每一位对应一个采样相位。那为什么是8倍4倍过采样的话每个数据位只有4个采样点做多数表决时容错空间太小遇到抖动大的场景容易误判。16倍过采样精度更高但ISERDES的宽度和后续处理逻辑的资源开销翻倍而且很多Xilinx器件的ISERDES最大支持1:8模式1:16需要级联复杂度上去了。8倍是一个甜点值每个数据位8个采样点做3取2或者5取3的多数表决绰绰有余同时ISERDES和后续逻辑的资源占用在可接受范围内。2.2 IDELAYE2的tap精度到底怎么算IDELAYE2的延迟精度取决于参考时钟频率。Xilinx 7系列的IDELAYE2有一个REFCLK_FREQUENCY参数典型值200MHz。在这个参考时钟下每个tap的延迟大约是78ps。计算公式是tap延迟 1 / (32 × 2 × REFCLK_FREQUENCY)代入200MHz1 / (32 × 2 × 200e6) 78.125ps。总共32个tap所以最大延迟范围是32 × 78.125ps ≈ 2.5ns。这个2.5ns意味着什么如果你的数据率是800Mbps一个UI单位间隔是1.25ns。2.5ns的延迟范围足够覆盖两个UI也就是说你可以把采样点挪到任意位置甚至跨过整个数据位。这就给了你充分的调整空间。注意IDELAYE2的tap值不是线性的存在微分非线性DNL和积分非线性INL。实际调试时不要死记tap16就是中间要用实测的眼图扫描来确定最佳tap值。2.3 8倍过采样数据恢复的完整信号链整个信号链是这样的外部串行数据进入FPGA的IO引脚先经过IBUFDS如果是差分或IBUF。信号送入IDELAYE2做精细延迟调整。延迟后的信号送入ISERDESE2用8倍频时钟做1:8串并转换。ISERDESE2输出8位并行数据每一位对应一个采样相位。后续逻辑对这8位做边沿检测和多数表决恢复出原始比特流。同时根据边沿位置动态调整IDELAY的tap值实现相位跟踪。这个链条里IDELAY是唯一可动态调整的环节。PLL的相位是固定的ISERDES的采样相位也是固定的只有IDELAY的tap值可以在运行时通过CNTVALUEIN动态改变。所以整个CDR环路的执行机构就是IDELAY。3. 从零搭建Vivado工程配置与IDELAYE2原语实例化3.1 时钟架构设计PLL和MMCM的分工先解决时钟问题。假设输入数据率是800Mbps我们需要一个400MHz的时钟给ISERDES做DDR采样等效800Mbps。一个400MHz的时钟给IDELAYE2做参考时钟实际用200MHz也行但400MHz精度更高。一个100MHz的时钟给后续逻辑做并行处理8位并行数据每周期处理一个字节。用MMCM来生成这些时钟。输入参考时钟假设是50MHzMMCM配置如下// MMCM配置示例简化 // CLKIN1 50MHz // CLKOUT0 400MHz (采样时钟) // CLKOUT1 400MHz (IDELAY参考时钟相位偏移90度) // CLKOUT2 100MHz (并行逻辑时钟)这里有个细节IDELAYE2的参考时钟和ISERDES的采样时钟最好同源但相位要错开。为什么因为IDELAY的延迟调整是基于参考时钟的周期来计数的如果两者同相tap值的改变和采样时刻会耦合在一起调试时不容易分离变量。错开90度可以让调整更平滑。3.2 IDELAYE2原语的参数配置直接上代码。这是IDELAYE2的实例化模板IDELAYE2 #( .IDELAY_TYPE(VAR_LOAD), // 可变加载模式支持动态调整 .IDELAY_VALUE(0), // 初始tap值 .REFCLK_FREQUENCY(400.0), // 参考时钟400MHz .HIGH_PERFORMANCE_MODE(TRUE), // 高性能模式抖动更小 .SIGNAL_PATTERN(DATA), // 数据模式 .DELAY_SRC(IDATAIN), // 延迟源来自IDATAIN .PIPE_SEL(FALSE), // 不使用流水线 .CINVCTRL_SEL(FALSE) // 不使用CINVCTRL ) idelay_inst ( .CNTVALUEIN(cntvalue), // 动态tap值输入 .CNTVALUEOUT(cntvalue_out), // 当前tap值输出 .DATAOUT(data_delayed), // 延迟后数据输出 .DATAIN(1b0), // 不用DATAIN .IDATAIN(data_in), // 来自IBUF的数据 .C(clk_400m), // 参考时钟 .CE(ce), // 使能 .INC(inc), // 增量/减量 .LD(ld), // 加载CNTVALUEIN .LDPIPEEN(1b0), .REGRST(1b0), .CINVCTRL(1b0) );几个关键参数解释IDELAY_TYPE选VAR_LOAD这是支持动态加载tap值的模式。如果你只需要固定延迟用FIXED就行但我们要做CDR必须用VAR_LOAD。REFCLK_FREQUENCY设成400MHz这样tap精度是1/(32×2×400e6) ≈ 39ps比200MHz下的78ps精细一倍。HIGH_PERFORMANCE_MODE设TRUE虽然功耗略高但抖动性能明显更好对眼图裕量有帮助。3.3 ISERDESE2的1:8串并转换配置ISERDESE2的配置比IDELAY复杂一些因为涉及到位宽、级联和时钟域ISERDESE2 #( .DATA_RATE(DDR), .DATA_WIDTH(8), .INTERFACE_TYPE(NETWORKING), .NUM_CE(2), .SERDES_MODE(MASTER), .IOBDELAY(IFD), .DYN_CLKDIV_INV_EN(FALSE), .DYN_CLK_INV_EN(FALSE), .INIT_Q1(1b0), .INIT_Q2(1b0), .INIT_Q3(1b0), .INIT_Q4(1b0), .SRVAL_Q1(1b0), .SRVAL_Q2(1b0), .SRVAL_Q3(1b0), .SRVAL_Q4(1b0), .OFB_USED(FALSE) ) iserdes_inst ( .Q1(q1), .Q2(q2), .Q3(q3), .Q4(q4), .Q5(q5), .Q6(q6), .Q7(q7), .Q8(q8), .SHIFTOUT1(), .SHIFTOUT2(), .BITSLIP(bitslip), .CE1(1b1), .CE2(1b1), .CLK(clk_400m), .CLKB(~clk_400m), .CLKDIV(clk_100m), .D(data_delayed), .DDLY(), .RST(rst), .SHIFTIN1(1b0), .SHIFTIN2(1b0), .OCLK(1b0), .OCLKB(1b0), .DYNCLKDIVSEL(1b0), .DYNCLKSEL(1b0) );IOBDELAY设成IFD表示数据先经过IDELAY再进ISERDES。DATA_WIDTH设8对应8倍过采样。CLKDIV是100MHz因为400MHz的采样时钟做DDR后等效800Mbps8位并行输出的更新率就是100MHz。4. 数据恢复逻辑边沿检测、多数表决与CDR环路4.1 从8位并行数据中提取边沿信息ISERDES输出的8位数据{q8,q7,...,q1}代表一个UI内的8个采样点。如果数据没有跳变这8位应该全0或全1。如果有跳变就会出现0和1的分界。边沿检测的逻辑很简单把8位数据两两异或找出跳变位置。wire [7:0] edge_detect; assign edge_detect[0] q1 ^ q2; assign edge_detect[1] q2 ^ q3; assign edge_detect[2] q3 ^ q4; assign edge_detect[3] q4 ^ q5; assign edge_detect[4] q5 ^ q6; assign edge_detect[5] q6 ^ q7; assign edge_detect[6] q7 ^ q8; assign edge_detect[7] q8 ^ q1; // 循环边沿edge_detect中为1的位就是跳变沿的位置。理想情况下8个采样点均匀分布跳变沿应该落在第0位和第4位附近如果数据从0变1前4位是0后4位是1边沿在第3和第4位之间。4.2 多数表决恢复比特值有了8个采样点恢复比特值最直接的方法就是多数表决数一下8位里有几个1超过4个就判为1否则判为0。wire [3:0] ones_count; assign ones_count q1 q2 q3 q4 q5 q6 q7 q8; wire recovered_bit (ones_count 4) ? 1b1 : 1b0;但这种方法有个问题如果采样点正好落在跳变沿上8位里可能有4个1和4个0这时候多数表决就失效了。所以必须配合IDELAY把采样窗口挪到眼图中心让跳变沿尽量落在采样窗口的边缘而不是中间。4.3 CDR环路的动态调整策略CDR环路的核心逻辑是根据边沿位置判断当前采样窗口是偏左还是偏右然后调整IDELAY的tap值。具体策略统计一段时间内比如1024个UI边沿落在第0-1位和第6-7位的次数。如果边沿频繁落在第0-1位说明采样窗口偏右需要减小tap值减小延迟。如果边沿频繁落在第6-7位说明采样窗口偏左需要增大tap值。如果边沿均匀分布在两侧说明采样窗口居中保持当前tap值。// 简化的CDR调整逻辑 reg [9:0] edge_left_cnt, edge_right_cnt; reg [4:0] current_tap; reg [4:0] target_tap; always (posedge clk_100m) begin if (edge_detect[0] || edge_detect[1]) edge_left_cnt edge_left_cnt 1; if (edge_detect[6] || edge_detect[7]) edge_right_cnt edge_right_cnt 1; if (edge_left_cnt edge_right_cnt 10) begin // 偏右减小tap target_tap (current_tap 0) ? current_tap - 1 : 0; edge_left_cnt 0; edge_right_cnt 0; end else if (edge_right_cnt edge_left_cnt 10) begin // 偏左增大tap target_tap (current_tap 31) ? current_tap 1 : 31; edge_left_cnt 0; edge_right_cnt 0; end end这个阈值10需要根据实际抖动情况调整。抖动大的场景阈值要大一些避免频繁调整导致震荡。实操心得CDR环路的调整速率不能太快。我一开始每100个UI就调整一次结果tap值在相邻两个值之间来回跳数据恢复反而更差。后来改成每1024个UI调整一次并且加了滞回窗口阈值10就稳定多了。5. 实测调试眼图扫描与tap值标定5.1 用ILA做眼图扫描的实操步骤代码写完了但tap值设多少不能靠猜。最靠谱的方法是用Vivado的ILA集成逻辑分析仪做眼图扫描。步骤在Vivado中例化ILA抓取ISERDES输出的8位数据{q8,...,q1}。设置触发条件为数据跳变即8位数据不全0也不全1。固定输入数据为已知的PRBS序列比如PRBS7这样你知道正确的比特值是什么。从tap0开始每次增加1抓取1000个样本统计误码率。记录每个tap值下的误码率画出tap值-误码率曲线。理想情况下这条曲线应该是一个浴盆形状中间tap值误码率最低两边逐渐升高。浴盆的底部宽度就是你的采样裕量。我实测过一个800Mbps的数据流tap值从0扫到31误码率最低点在tap14到tap18之间底部宽度大约5个tap对应约200ps的裕量。这个裕量对于一般应用足够了。5.2 温度漂移和电压变化对tap值的影响这里有个坑IDELAY的tap精度会随温度和电压变化。Xilinx的文档里明确说了tap延迟的温漂系数大约是0.1%/°C。也就是说温度变化50°Ctap延迟会变化5%。对于39ps的tap精度5%就是2ps看起来不大但如果你有32个tap累积总延迟变化就是64ps相当于1.6个tap。这意味着什么你在室温下标定的最佳tap值到了高温环境下可能就偏了。所以CDR环路必须是动态的不能标定一次就固定不变。我建议在CDR逻辑里加一个温度补偿机制定期比如每秒钟重新扫描一次边沿分布如果发现边沿位置偏移超过2个tap就重新调整。5.3 常见误码模式与排查思路调试过程中遇到误码不要慌按下面的流程排查误码模式可能原因排查方法连续误码误码率10%时钟频率不对或IDELAY tap值完全偏离检查PLL锁定状态扫描tap值间歇性误码误码率1%-5%采样窗口偏边缘裕量不足做眼图扫描找最佳tap值特定数据模式下误码数据相关抖动DDJ换PRBS序列测试检查PCB走线高温下误码率升高IDELAY温漂启用动态CDR加温度补偿上电后误码运行一段时间后正常时钟未稳定或IDELAY未初始化加复位逻辑确保IDELAY加载初始值注意如果误码率在10^-3量级而且眼图扫描显示浴盆底部很窄小于3个tap那大概率是PCB走线或者连接器的问题不是FPGA内部逻辑能解决的。这时候要检查差分对的阻抗匹配和长度匹配。6. 资源占用与性能优化6.1 这套方案在7系列上的资源开销以XC7A35T为例实现一路8倍过采样数据恢复的资源占用资源类型占用量说明LUT约120个边沿检测、多数表决、CDR逻辑FF约200个流水线寄存器、计数器IDELAYE21个每路数据一个ISERDESE21个每路数据一个MMCM1个生成采样时钟和参考时钟ILA1个调试用可移除这个开销对于XC7A35T来说微不足道你甚至可以同时跑8路这样的数据恢复通道。6.2 从8倍降到4倍过采样的取舍如果你的数据率更高比如1.6Gbps8倍过采样需要12.8Gbps的等效采样率ISERDES可能跑不动。这时候可以考虑降到4倍过采样。4倍过采样的代价是每个UI只有4个采样点多数表决的容错空间从8选5变成4选3抗抖动能力下降约3dB。但资源开销减半ISERDES的时序压力也小很多。我的建议是数据率低于1Gbps用8倍高于1Gbps用4倍。如果4倍还不够那就得上GT收发器了IDELAYISERDES这套方案的上限大概在1.2Gbps左右取决于器件速度等级。6.3 多通道场景下的IDELAY共享问题如果你要做多通道数据恢复比如4路串行数据同时进来每路都需要独立的IDELAY和ISERDES。但IDELAY的参考时钟可以共享CDR逻辑也可以共享一部分比如边沿统计的计数器可以复用。需要注意的是每路数据的相位关系是独立的不能用一个通道的tap值去套另一个通道。即使PCB走线做了等长匹配FPGA内部走线延迟也有差异。所以每路都要独立做眼图扫描和CDR。7. 代码组织与工程结构建议7.1 模块划分建议把整个设计拆成以下几个模块idelay_ctrl.vIDELAYE2的封装提供tap值设置接口。iserdes_capture.vISERDESE2的封装输出8位并行数据。edge_detect.v边沿检测逻辑。majority_vote.v多数表决逻辑。cdr_fsm.vCDR状态机动态调整tap值。top.v顶层模块例化以上所有模块。这样拆的好处是调试时可以单独抓每个模块的信号定位问题更快。7.2 仿真验证的关键点仿真时最容易忽略的是IDELAY的行为模型。Vivado自带的IDELAYE2仿真模型是行为级的tap延迟是理想值没有抖动和温漂。所以仿真通过不代表上板能跑。我的做法是仿真只验证逻辑功能边沿检测、多数表决、CDR状态机时序和抖动问题留到上板用ILA调。仿真时可以用一个简单的PRBS生成器作为激励检查恢复出的比特流和原始比特流是否一致。// PRBS7生成器仿真激励 reg [6:0] prbs7; always (posedge clk_400m) begin prbs7 {prbs7[5:0], prbs7[6] ^ prbs7[5]}; end wire data_in prbs7[6];7.3 上板调试的检查清单上板之前对照这个清单过一遍MMCM是否锁定locked信号是否为高IDELAYE2的CNTVALUEOUT是否等于CNTVALUEIN如果不相等说明加载有问题。ISERDESE2的BITSLIP是否已经对齐可以用已知的同步字比如K28.5来对齐。ILA的采样深度是否足够建议至少抓1024个样本。CDR环路的调整阈值是否合理先用大阈值比如50稳定后再减小。8. 几个容易踩的坑和我的实际体会第一个坑是IDELAYE2的复位。IDELAYE2上电后tap值是0但如果你不主动加载它可能保持在一个不确定的状态。我遇到过好几次上板后数据完全采不到查了半天发现是IDELAY没有复位。后来在代码里加了明确的复位逻辑LD信号在复位后拉高一个周期把CNTVALUEIN加载进去问题就解决了。第二个坑是ISERDESE2的BITSLIP。8倍过采样时ISERDES输出的8位数据的顺序是固定的但哪一位对应第一个采样点取决于BITSLIP的对齐。如果不对齐你看到的8位数据可能是循环移位的。我的做法是发送一个已知的同步字比如0xAA然后调整BITSLIP直到接收到的数据等于0xAA。第三个坑是CDR环路的震荡。前面提过调整速率太快会导致tap值来回跳。除了加滞回窗口还可以加一个最小调整间隔每次调整后至少等待N个UI再允许下一次调整。N的值根据数据率和抖动情况定我一般用1024。第四个坑是参考时钟的质量。IDELAY的tap精度直接取决于参考时钟的抖动。如果参考时钟抖动大tap延迟就不稳定CDR环路也会跟着抖。所以参考时钟一定要用干净的时钟源最好从MMCM的专用输出走不要用普通IO时钟。最后分享一个实用技巧如果你手头没有PRBS生成器可以用FPGA内部的LFSR线性反馈移位寄存器生成伪随机序列作为测试数据。Xilinx的XAPP523里有一个现成的LFSR参考设计直接拿来用就行。测试时把LFSR的输出接到数据输入端然后对比恢复出的比特流和LFSR的原始输出就能算出误码率。这个方法比用外部码型发生器方便得多而且可以跑长时间测试统计误码率随温度和时间的变化。