ARTICLE DETAIL

资讯详情

深耕郑州网站建设与运营推广的一线实战洞察。

23 硬件工程师笔面试高频考点真题解析——I2C总线

23 硬件工程师笔面试高频考点真题解析——I2C总线 目录2.2 I2C总线2.2.1 简述I2C总线通讯2.2.2 I2C总线通讯中SDA数据线、SCL时钟线的上拉电阻取值范围?2.2.3 I2C总线通讯中SDA数据线、SCL时钟线无上拉电阻会怎样?2.2.4 为什么I2C总线要用OD开漏结构?2.2.5 简述多主机仲裁机制2.2.6 简述I2C寻址方式2.2.7 简述I2C的四大核心时序2.2.8 I2C总线锁死是怎么造成的?如何解决摘要:I2C总线采用开漏结构(OD),通过SDA(数据线)和SCL(时钟线)实现半双工通信,需外接上拉电阻(1kΩ~10kΩ)。核心特点包括多主机仲裁(通过线与逻辑避免冲突)、7/10位寻址、四大时序(起始/停止信号、数据位传输、ACK应答)以及跨电平兼容性。总线锁死通常因从机异常拉低SDA导致,可通过主机发送9个SCL脉冲强制恢复。I2C广泛用于传感器、EEPROM等低速板载设备,优势为布线简单,但速率较低(标准模式100kHz)。故障排查需注意上拉电阻取值、电平稳定性及仲裁机制。更多内容可点击——硬件工程师成长之路——知识汇总(持续更新)硬件工程师成长之路——知识汇总(持续更新)硬件工程师成长之路——知识汇总(持续更新)2.2 I2C总线2.2.1 简述I2C总线通讯硬件构成:仅SDA数据线、SCL时钟线两根开漏信号线,需外接上拉电阻;可挂载多个带7/10位地址的设备。通信模式:同步半双工,时钟由主机输出,支持多主机总线仲裁。基础时序:起始信号:SCL高,SDA由高变低;停止信号:SCL高,SDA由低变高;数据仅在SCL低时切换,高电平时采样;每发1字节后接收方拉低SDA产生ACK应答。通信流程:主机发起始→发送从机地址+读写位→等待应答→发送寄存器地址→收发数据→发送停止位结束。
返回列表