做电源这些年凡是在板子上见到负压我都会多留意几眼。运放供电、ADC采样、OLED偏压、射频偏置、GaN驱动这些地方都需要干净的负电源但反相转换器在实际项目里一直属于会做但不想做的活。原因很简单传统反相Buck-Boost要么电路复杂、要么效率难看还得在输出端挂一个大个头二极管和一堆吸收元件板子面积自然下不来。近几年同步反相转换器Synchronous Inverting Converter陆续放量把输出二极管换成集成同步FET开关频率推到1MHz以上负压电源的占板面积能做到老方案的一半以下。这篇文章就围绕同步反相转换器如何压缩板面积这条主线把拓扑原理、参数计算、布局技巧和调试坑位一次讲透适合正在做紧凑负压电源、或者第一次接触反相拓扑的硬件工程师。1. 同步反相转换器省面积的底层逻辑1.1 传统负压方案到底把钱花在哪了早些年做负压最常见的就是两种办法第一种是隔离变压器加一个负压整流绕组优点是能隔离、功率也能做大但变压器本身就不小再加上整流管、滤波电感和一堆电容占掉一块不小的板面第二种是用非同步反相Buck-Boost把一个普通Buck芯片和一颗外置肖特基二极管搭起来电路比隔离方案简单二极管却是个麻烦。肖特基虽然有正向压降低的优点但在12V转-5V这种应用里二极管压降带来的损耗占比相当可观电流一大就发热还得用更大封装的二极管、加宽铜皮加强散热。更关键的是非同步方案的开关频率普遍上不去。频率低意味着电感要选得很大输出电容也要多并联几颗才能把纹波压下去。我见过一块12V转-5V/2A的非同步方案电感到10µH/3.5A输出电容堆了4颗22µF加上二极管、吸收电路、反馈补偿元件零零碎碎占掉大概240mm²。而同样的指标用现在的同步反相方案电感4.7µH两颗电容就够整体面积能做到100mm²以内。这个差距不是某一颗料省下来的是拓扑、频率、集成度三件事同时做对的结果。1.2 同步整流不只是换个管子这么简单很多人一听到同步整流第一反应就是用MOS管替换二极管。这话没有错但只理解到这一层就解释不了为什么同步反相方案能把面积做小。二极管换成同步FET之后首先省掉的是那颗外置肖特基一个SMA或SMB封装的二极管本体就占20~30mm²还有它周围的铜皮散热区域加起来轻松超过40mm²。其次同步FET的导通压降可以用Rds(on)乘电流来算现在的工艺做到十几毫欧很常见比二极管的0.3~0.5V压降低一个数量级以上。导通损耗降下来芯片的发热也降下来封装就可以做得更小4mm×4mm甚至3mm×3mm的小封装就够用。但面积红利的大头其实在看不见的地方。同步整流让电路在续流阶段不再依赖二极管的恢复特性反向恢复电荷带来的开关振铃和损耗大幅减小很多非同步方案里必须加的RC吸收电路可以省掉甚至省略掉。少了这些辅助元件频率才有条件往上推。一旦开关频率从400kHz提升到1MHz甚至2.2MHz电感从10µH降到4.7µH或2.2µH封装也从大尺寸绕线电感变成小型一体成型电感体积和高度同时收缩。这才是同步反相转换器压缩板面积这句话的真正含义它不是单点优化而是让整个外围元件全部跟着变小。1.3 这类方案适合谁、用在哪我不是说同步反相方案在所有场景都能通吃。它最舒服的应用区间是输入电压不太高、输出负压绝对值也在十几伏以内、负载电流在0.5A到3A之间。比如用一个12V或5V的中间母线给音频运放供-5V给高速ADC提供-2.5V参考负压给OLED屏提供负偏压给GaN驱动器提供负压关断这些场景对噪声和面积敏感同步反相方案几乎是标配。输出电流超过5A的负压应用我更倾向于看带变压器的反激或Zeta拓扑虽然面积大一些但器件应力、热管理更从容。反过来如果只是给一个低功耗运放供几十毫安的负压用一颗电荷泵反压芯片往往更省没必要上电感方案。所以选不选同步反相核心就一句话看你的负载电流和面积预算是否落在它的甜区。落在甜区里一颗芯片加五六个外围件就能把问题解决不落在甜区硬上反而要堆更多散热和缓冲元件最后面积未必省得下来。下面我把具体的拓扑过程和设计参数摊开来讲。2. 拓扑原理与空间压缩的深层关系2.1 反相Buck-Boost是怎么工作的同步反相转换器在拓扑上仍然是反相Buck-Boost只是把续流二极管换成了受控的同步FET。先看基本工作过程高边开关导通时输入电压加在电感上电感电流线性上升此时负载由输出电容供电高边开关关断后同步FET导通电感电流继续维持但方向是给输出电容充电并向负载供电输出端的极性自然就是负的。有必要记住一个关键关系式在连续导通模式下占空比D等于输出负压绝对值除以输入电压加输出负压绝对值。如果输入是12V输出是-5V那么D5/(125)≈0.294。这个式子很重要因为它决定了电感的平均电流电感平均电流等于Iout/(1-D)看起来1A的输出电流电感电流平均已经到1.42A峰值还要加纹波的一半。很多第一次做反相的人在这里栽跟头拿着输出电流去选电感饱和电流结果一满载就饱和。同步整流之后开关节点SW的电压摆幅等于Vin加|Vout|。刚才那个例子里SW会从接近12V摆到接近-5V总摆幅17V这个值也决定了功率管和芯片的耐压等级。选芯片时不要只看输入电压标称值要把输出负压绝对值加上去。比如输入12V输出-5V实际器件至少要耐20V以上才安全留出开关振铃的余量。2.2 同步FET带来的三重面积收益同步FET给面积带来的收益我觉得可以拆成三层来理解。第一层是省掉外围二极管及其散热区域这个最直观前面已经说过。第二层是降低损耗之后允许用小封装芯片芯片本身从5mm×6mm、带散热焊盘的宽体封装缩小到3mm×3mm的QFN表面贴装面积直接减半。第三层是同步FET让高边和低边开关都集成在芯片内部外部只需要给芯片提供输入电容、输出电容和电感外围元件清单大幅缩短。这三层收益是叠加的不是替代的。二极管面积省了芯片面积省了外围元件数量省了反映到BOM上就是元件数从20多颗降到10颗左右反映到Layout上就是功率环路更紧凑、走线更短。实际打样回来同一块功能区域的负压电源面积缩小一半非常正常有些布局空间比较极限的项目甚至能把原来双面的放置改成单面放置。2.3 开关频率与电感体积的联动关系电感储存能量的能力由电感值决定但电感体积主要由峰值电流和能量等级决定相同电流等级下感值越小绕线越少磁芯就可以越小。开关频率提高一倍电感纹波电流就可以在相同感值下下降到原来的二分之一或者反过来在相同纹波约束下把感值减半。这是同步反相方案敢用1MHz以上频率的底气。不过频率不是越高越好。频率高了开关损耗、驱动损耗和磁芯损耗都会上升同步FET的集成封装也得有足够好的热路径把损耗带走。以目前常见的同步反相产品来看1MHz到2.2MHz是比较均衡的区域。我个人的经验是在能用1MHz解决问题时就别上2.2MHz因为高频下的Layout难度和EMI处理成本都会明显增加。面积省下来的同时如果给后期EMI整改也省了时间那才是真正的省。3. 设计实操12V转-5V/1A完整参数推算3.1 器件选型先卡住哪几个参数这一节拿一个最典型的12V转-5V/1A需求做完整推算。选型时我习惯先列一张约束表把电气边界固定下来输入电压12V±10%输出-5V±2%负载0~1A纹波要求小于20mVpp环境温度最高70℃。带着这些约束去看同步反相芯片第一优先看SW耐压必须大于Vin|Vout|同时留20%以上的振铃余量也就是至少耐20V能选30V耐压的更稳。第二看集成度理想是高低边FET全集成外围就剩电感电容和反馈电阻BOM最干净。第三看封装和热阻3mm×3mm QFN这类小封装要特别关注Theta-JA因为负压拓扑下芯片散热主要靠底部焊盘和PCB铜皮。常见可用器件里有主打3A输出、1MHz左右频率、集成同步FET的负压专用芯片也有用同步Buck控制器配置成反相接法的方案。如果产品对面积要求极高我倾向于选负压专用型因为它的反馈参考点、软启动和过流保护都针对负压拓扑调校过省去很多外围适配。用普通Buck芯片搭反相虽然灵活但要在反馈网络上多花心思详见后文反馈部分。3.2 电感计算与饱和电流校核电感值选择主要看纹波电流比例。反相Buck-Boost在连续模式下电感电流纹波ΔIL按以下关系估算ΔIL Vin×D/(fsw×L)。同时前面算出电感平均电流IL_avg Iout/(1-D)。我一般把纹波比例控制在电感平均电流的30%~50%既不会让峰值电流过高也不会太小导致轻载工作模式切换困难。用刚才的参数Vin12VD0.294fsw1MHz。若选4.7µHΔIL 12×0.294/(1×10^6×4.7×10^-6)3.53/4.7≈0.75A。电感平均电流IL_avg1/(1-0.294)≈1.42A纹波占比约53%偏大一点但还能接受。如果想把纹波占比压到30%电感要选到8.2µH体积就明显变大。所以4.7µH在这个例子里是面积和纹波的平衡点。峰值电流校核同样不能省I_peakIL_avgΔIL/2≈1.420.375≈1.8A。考虑到输出过流、动态负载和电感容差我通常按1.5倍裕量选饱和电流也就是至少要2.7A以上。实际选型时我会直接上3.2A或3.5A饱和电流的一体成型电感封装选3.5mm×3.5mm×2mm或者更小的2.5mm×2.0mm×1.2mm。DCR控制在几十毫欧以内效率损失可接受。3.3 输入输出电容的关键考量负压拓扑的输入电容和输出电容电流应力都跟普通Buck不太一样。输入电容要吸收高边开关导通时的阶跃电流输出电容要处理续流阶段的电感电流两边的RMS电流都不小。以1A输出为例输入电容RMS大约等于Iout乘以根号下D/(1-D)的关系量级输出电容RMS也类似整体在0.5~0.7A范围。这个值决定了需要并联多少颗陶瓷电容而不是只看容值。我习惯用X7R或X7S介质输入放10µF/25V并联0.1µF高频电容输出放两颗22µF/10V并联必要时再加1µF压纹波。陶瓷电容要注意DC偏压特性10V耐压的22µF电容在5V偏压下实际容值可能只剩60%~70%所以输出电容稍微多留一点余量比较稳。布局上输入电容要尽量靠近芯片的VIN和PGND引脚输出电容靠近电感输出端和负载形成最短的低阻抗回路。3.4 反馈电阻与环路补偿同步反相转换器的反馈参考点是芯片自己的GND而芯片GND在反相拓扑里接的是负压输出端也就是说整个控制电路是飘在负压上的。反馈分压电阻的一端接系统GND另一端接负压输出端中间抽头接FB引脚。这个接法跟普通Buck完全相反很多新人在这个点犯迷糊把分压电阻一端接到系统GND另一端也接到系统GNDFB永远采不到负压输出直接失控。电阻阻值方面FB引脚的偏置电流虽然在微安级但如果分压电阻取到1MΩ级别额外压降就会引入百分之几的误差。我一般把总分压电阻控制在100kΩ以内比如上臂100kΩ、下臂10kΩ让FB节点电流在几十微安。补偿网络按芯片数据手册推荐值起步再结合实际负载跳变波形微调。负压拓扑的环路增益特性和Buck略有差异主要因为输出电容在环路里的位置不同建议留出相位裕量用负载阶跃响应验证不要只看空载稳定性。4. 布局与热设计的实操要点4.1 负压拓扑的地到底怎么理解布局之前必须把参考点想清楚否则后面全部白做。在反相Buck-Boost里输入电压是从正到系统地的输出却是从系统地到负压输出。芯片的GND引脚在实际电路里位于负压轨上而不是系统地上。这意味着所有以芯片GND为参考的控制信号、反馈采样、软启动定时都是相对负压轨工作的。测试仪器接示波器时也容易踩坑普通探头的地线夹接系统GND测量SW节点或FB节点时看到的是叠加了负压的波形必须用差分探头或者隔离探头。Layout上我建议把系统GND和负压输出轨之间的铜皮关系理清楚。负压输出轨不是地它是电源轨只是极性为负。负压轨和系统GND之间的压差就是输出电压通常需要一定宽度的铜皮来承载电流。不要把负压轨大面积覆盖到芯片底部的控制小信号区域否则噪声会耦合进反馈网络。反馈分压电阻的参考走线要直接回到负压输出端形成开尔文连接避免负载电流在主功率路径上产生的压降误差。4.2 功率回路最小化是面积和EMI的胜负手同步反相转换器的高频电流回路有两个一个是高边导通时从输入电容经过高边FET、电感再到输出电容的回路另一个是续流时从电感经过同步FET再到输出电容的回路。两个回路都要求面积尽量小因为它们都是高频开关电流流经的路径面积越大寄生电感越大振铃越严重EMI越难压。实操中我会在芯片同侧放置输入电容和输出电容让SW节点、电感、输出电容在芯片周围形成一个紧凑的环。SW节点是高频开关点铜皮面积不需要太大能过电流、能散热就可以过大反而增加寄生电容。过孔方面负压输出轨和系统GND之间的跨层走线要成对布置让电流回路上下层尽量重叠减小回路面积。不要在SW节点的正下方铺连续地平面等于给开关节点加了对地电容高频噪声会直接耦合到地。4.3 热设计与小封装如何兼得同步反相方案用的小封装热阻天然比大封装高但实际操作中可以通过PCB铜皮把热导出去。芯片底部焊盘如果存在一定要开足够多的过孔阵列连接到内层或底层铜皮形成散热通道。过孔孔径不要太小0.3mm左右的过孔配0.5mm焊盘铜箔是常见组合过孔数量至少5到8个。另外要注意负压轨铜皮承担散热的同时也在走输出电流如果输出电流比较大铜皮宽度不够会导致局部温升集中。我一般按每安培40mil以上的线宽估算并在热像仪底下确认芯片和电感位置有没有热点。电感温度也要留意一体成型电感虽然磁屏蔽好但热量集中在内部长时间满载时表面温度可能比芯片还高选型时DCR和饱和电流余量都要留足。5. 常见问题与调试实录5.1 输出电压偏差大带载后跌落明显这个现象我在非同步改同步的方案里遇到过好几次。排查顺序一般是先看反馈分压电阻是否正确接到负压轨和系统GND之间再看FB引脚电容有没有放得过大最后看输入电容和输出电容的实际容值是否被DC偏压吃掉太多。带载跌落如果超过设计值优先怀疑电感饱和用电流探头看电感电流波形满载时如果出现尖峰坍塌状就是饱和了要换更大Isat的电感。另一个容易被忽略的点是测试方式。用万用表直接测量负压轨相对于系统GND的电压读数会受表笔环路噪声影响最好在输出电容两端就近测量。如果示波器接地夹夹到系统GND通道接到负压轨波形会反相数值上等于正电压容易误判。用差分探头或把示波器通道设置为反相配合数学通道才是准确的测法。5.2 上电浪涌和后级负载时序问题负压输出的上电过程跟正压不太一样。负载上电时负压轨从0V跌到-5V的过程如果后面接的是运放或ADC有时会出现闩锁或闩锁前大电流冲击。我见过OLED驱动负压上电瞬间电流超标的案例原因是后级电路在负压尚未建立时就使能了内部电荷泵。解决办法是增加芯片的软启动电容把负压建立时间拉长到2~5ms或者在后级增加负压检测电路等输出稳定后再使能负载。下电时序同样值得留意。主电源先掉电、负压后掉电时负载可能承受反向压差导致芯片或负载闩锁。严谨的做法是让负压转换器的使能信号和主电源联动或在负压输出端增加一个低漏电的放电回路保证掉电顺序可控。这些时序问题在正压系统里不太常见但在负压系统里发生率很高调试时不要只盯稳态输出。5.3 轻载纹波异常和输出电压抬升同步反相转换器轻载时会进入脉冲跳周期或打嗝模式这是正常的。但如果轻载纹波过大或者输出电压在轻载时异常抬升接近0V就要先检查输出电容是否过大、反馈电阻是否过大。输出电容过大会让控制环路在跳周期模式下出现较大的过充反馈电阻过大会让FB漏电流引入额外偏置。解决好这两个因素轻载纹波一般能回到可接受范围。我还遇到过一种情况轻载时SW节点振铃幅度很大板上模拟电路出现敏感噪声。这种振铃通常是SW节点寄生电容和电感谐振引起的单纯加大电容会恶化问题正确做法是减小SW节点铜皮面积或者在SW节点对系统GND加一个低阻RC吸收。吸收电路会增加一点面积但比起重新改板临时增加的几颗0402元件成本低得多。5.4 问题排查速查表现象优先排查点常见处理输出电压偏高或偏低反馈分压电阻、FB引脚电容重算分压比总阻值控制在100kΩ以内带载跌落明显电感饱和电流、输入电容实际容值换更大Isat电感补充输入电容输出纹波偏大输出电容数量、SW节点布局增加陶瓷电容优化功率回路面积SW振铃严重SW节点铜皮过大、吸收电路缺失缩小SW铜皮加RC吸收轻载打嗝噪声输出电容过大、反馈电阻过大减小参数调整补偿上电冲击电流大软启动电容、后级使能时序增大软启动时间调整使能逻辑6. 我踩过几次坑之后的一点体会最后说一个我自己到现在都保留的习惯每次画负压电源的原理图之前先把芯片数据手册里的典型应用拓扑抄一遍在纸上标注出所有地的参考关系。因为负压系统的地参考跟普通Buck完全反着来稍不留神就会把反馈采样和测试方式搞错。正式打样之前我会在仿真里把D、IL_avg、I_peak、输入输出电容RMS电流全部手算一遍卡在表格里做评审。这些参数看起来简单但在面积压得很紧的项目里每一颗元件的体积和余量都相互牵连前期算得越细后期调试越省事。同步反相转换器确实能让负压电源的板面积大幅收缩但它把设计压力转移到了参考点理解和布局细节上这一点比省下来的那几十平方毫米更值得认真对待。