尧图网站建设 
CH3- 触发器一、概述1、四种触发器RS\JK\D\T2、核心概念真值表特征方程各自的特点功能用直观的话表述、便于记忆波形触发优先级触发优先级异步输入信号→时钟信号→J\K电路符号识别易错点上升沿/下降沿触发判定输入端S/R的高/低电平有效判断即上面有没有那一杠3、时序逻辑两种考察方式1、给电路图画状态转换图2、根据功能要求选择触发器设计电路二、四种触发器概念注由于触发器本身有负向输出端所以表达出来的非不需要化简消掉1、RS触发器1、功能实现置零、置一、记忆2、真值表若R非S非同时为 0 理论上Q和Q非会同时为1但是违背了不可以同时为1的原则3、特征方程将S非R非视为整体{Qn1S‾‾R‾QnS‾R‾1(不能同时为 0)\begin{cases} Q^{n1} \overline{\overline{S}} \overline{R}Q^n \\ \overline{S} \overline{R} 1 \quad (\text{不能同时为 0}) \end{cases}{Qn1SRQnSR1(不能同时为0)缺点存在不确定状态2、D触发器1、功能CLK触发的传输门D触发器并行排列可以作为状态寄存器2、真值表略3、特征方程将S非R非视为整体{Qn1DSD‾RD‾1(正常工作条件)\begin{cases} Q^{n1} D \\ \overline{S_D} \overline{R_D} 1 \quad (\text{正常工作条件}) \end{cases}{Qn1DSDRD1(正常工作条件)3、T触发器1、功能CLK触发、T决定正反的传输门2、真值表略3、特征方程将S非R非视为整体特点异或形式{Qn1TQn‾T‾QnT⊕QnSD‾RD‾1(正常工作条件)\begin{cases} Q^{n1} T\overline{Q^n} \overline{T}Q^n T \oplus Q^n \\ \overline{S_D} \overline{R_D} 1 \quad (\text{正常工作条件}) \end{cases}{Qn1TQnTQnT⊕QnSDRD1(正常工作条件)4、JK触发器1、功能双0保持、双1反转否则为J2、真值表略3、特征方程将S非R非视为整体特点三变量、有一个自身反转{Qn1JQn‾K‾QnSD‾RD‾1(正常工作条件)\begin{cases} Q^{n1} J\overline{Q^n} \overline{K}Q^n \\ \overline{S_D} \overline{R_D} 1 \quad (\text{正常工作条件}) \end{cases}{Qn1JQnKQnSDRD1(正常工作条件)三、三种触发方式触发方式核心特征典型结构/备注电平触发时钟CLK为高或低电平时输出随输入改变触发条件宽松容易产生“空翻”(触发状态在一个时钟周期内变化多次脉冲触发依赖脉冲宽度和边沿由主、从两级组成主从结构整个脉冲宽度期间都在接收信号触发脉冲期间输入的变化可能会被锁定存在“一次变化”现象边沿触发仅在CLK跳变瞬间触发上升沿 ↑ 或下降沿 ↓只有边沿瞬间接收触发信号抗干扰最强1、脉冲触发高电平触发第一个触发器只有在下降沿会更新给第二个触发器2、边沿触发注意区分下降沿触发和上升沿触发四、触发器波形分析1、带异步输入端的触发器1、直接输入端异步输入端 SD非、RD非2、异步强制置零/一则相邻的CLK触发沿不生效2、输出对输出产生干扰的触发器没有提到的异步输入端默认为正常工作状态即此处默认S非 1警惕输出对输入干扰3、画触发器波形的一般思路0、确定触发方式电平触发/边沿触发1、是否存在异步输入/输出影响输入2、检查异步强制状态异步强制置零/一则相邻的CLK触发沿不生效直接接入的异步输入异常触发输出影响输入间接导致的异步输入异常触发3、按照CLK触发沿/电平逐个判定JK状态触发sd非、rd非按照一般异步RS触发器判定举例其他例题 数电-CH3- 触发器
CH3- 触发器一、概述1、四种触发器RS\JK\D\T2、核心概念真值表特征方程各自的特点功能用直观的话表述、便于记忆波形触发优先级触发优先级异步输入信号→时钟信号→J\K电路符号识别易错点上升沿/下降沿触发判定输入端S/R的高/低电平有效判断即上面有没有那一杠3、时序逻辑两种考察方式1、给电路图画状态转换图2、根据功能要求选择触发器设计电路二、四种触发器概念注由于触发器本身有负向输出端所以表达出来的非不需要化简消掉1、RS触发器1、功能实现置零、置一、记忆2、真值表若R非S非同时为 0 理论上Q和Q非会同时为1但是违背了不可以同时为1的原则3、特征方程将S非R非视为整体{Qn1S‾‾R‾QnS‾R‾1(不能同时为 0)\begin{cases} Q^{n1} \overline{\overline{S}} \overline{R}Q^n \\ \overline{S} \overline{R} 1 \quad (\text{不能同时为 0}) \end{cases}{Qn1SRQnSR1(不能同时为0)缺点存在不确定状态2、D触发器1、功能CLK触发的传输门D触发器并行排列可以作为状态寄存器2、真值表略3、特征方程将S非R非视为整体{Qn1DSD‾RD‾1(正常工作条件)\begin{cases} Q^{n1} D \\ \overline{S_D} \overline{R_D} 1 \quad (\text{正常工作条件}) \end{cases}{Qn1DSDRD1(正常工作条件)3、T触发器1、功能CLK触发、T决定正反的传输门2、真值表略3、特征方程将S非R非视为整体特点异或形式{Qn1TQn‾T‾QnT⊕QnSD‾RD‾1(正常工作条件)\begin{cases} Q^{n1} T\overline{Q^n} \overline{T}Q^n T \oplus Q^n \\ \overline{S_D} \overline{R_D} 1 \quad (\text{正常工作条件}) \end{cases}{Qn1TQnTQnT⊕QnSDRD1(正常工作条件)4、JK触发器1、功能双0保持、双1反转否则为J2、真值表略3、特征方程将S非R非视为整体特点三变量、有一个自身反转{Qn1JQn‾K‾QnSD‾RD‾1(正常工作条件)\begin{cases} Q^{n1} J\overline{Q^n} \overline{K}Q^n \\ \overline{S_D} \overline{R_D} 1 \quad (\text{正常工作条件}) \end{cases}{Qn1JQnKQnSDRD1(正常工作条件)三、三种触发方式触发方式核心特征典型结构/备注电平触发时钟CLK为高或低电平时输出随输入改变触发条件宽松容易产生“空翻”(触发状态在一个时钟周期内变化多次脉冲触发依赖脉冲宽度和边沿由主、从两级组成主从结构整个脉冲宽度期间都在接收信号触发脉冲期间输入的变化可能会被锁定存在“一次变化”现象边沿触发仅在CLK跳变瞬间触发上升沿 ↑ 或下降沿 ↓只有边沿瞬间接收触发信号抗干扰最强1、脉冲触发高电平触发第一个触发器只有在下降沿会更新给第二个触发器2、边沿触发注意区分下降沿触发和上升沿触发四、触发器波形分析1、带异步输入端的触发器1、直接输入端异步输入端 SD非、RD非2、异步强制置零/一则相邻的CLK触发沿不生效2、输出对输出产生干扰的触发器没有提到的异步输入端默认为正常工作状态即此处默认S非 1警惕输出对输入干扰3、画触发器波形的一般思路0、确定触发方式电平触发/边沿触发1、是否存在异步输入/输出影响输入2、检查异步强制状态异步强制置零/一则相邻的CLK触发沿不生效直接接入的异步输入异常触发输出影响输入间接导致的异步输入异常触发3、按照CLK触发沿/电平逐个判定JK状态触发sd非、rd非按照一般异步RS触发器判定举例其他例题