尧图网站建设 
共模电感对差模、共模信号的LTSpice仿真分析1 仿真建立1.1 AC扫描.ac dec20010k 100Meg含义是dec按十倍频程扫描。200每个十倍频程计算200个频点。10k从10kHz开始。100Meg扫描到100MHz。LTspice会依次计算10kHz → 10.1kHz → ... → 100kHz → ... → 500kHz → ... → 100MHz1.2 设置AC交流源DC 0直流工作点为0VAC 1AC扫描时的小信号幅值为1V、相位默认为0°设置AC幅值为1时方便直接读取增益共模输入为$$V_{CM}\frac{V_{INP}V_{INN}}{2}1V$$1.3 放置共模电感模型工程使用两个耦合电感L1 OUTP INP 470u Rser0.14 L2 OUTN INN 470u Rser0.14 K1 L1 L2 0.9998其中470u每个绕组#470µH#。Rser0.14每个绕组直流电阻#0.14Ω#。K1让L1和L2磁耦合。0.9998假设耦合系数非常接近1。放置共模电感的方式按L放置两个电感水平朝向勾选Show Phase Dot让两个相位点显示出来按。放置SPICE指令K1 L1 L2 0.9998上述指令可以把两个电感组合成Transformer1.4 打印输出结果.meas AC CM_100K FIND mag((V(OUTP)V(OUTN))/2) AT100k.meas表示让LTspice自动测量并输出一个结果。AC:表示该测量作用于AC扫描。CM_100K是测量结果的名字可以自行修改。FIND表示“找到指定频率点的表达式结果”。mag()用于读取复数的幅值AT100k表示在100kHz处读取结果。.options plotwinsize0表示关闭LTspice的波形数据压缩。关闭后仿真更久但是数据更准确2 分析2.1 共模电感共模电感Common Mode Choke, CMC的原理为“磁通抵消”。在物理结构上它是将两根独立的导线例如电源的V 和GND以相同的匝数、相同的绕向绕在同一个高导磁率的磁芯上。你可以通过下方这张示意图直观地观察电流与磁通Flux的相互作用关系2.1.1 当正常工作时差模电流流过电流从正极流入、从负极流出。这种“一进一出”、方向相反的电流被称为差模电流Differential-mode current。磁通抵消根据右手螺旋定则由于两根线圈上的电流方向相反且绕向一致它们在同一个磁芯内部激发的磁力线方向正好反向。因此共模电感对正常差模电流不产生任何感抗正常的直流电能可以无损、顺畅地传输不会发生压降。2.1.2 干扰抑制状态共模电流流过在存在高频干扰的环境下快速开关产生的 $dv/dt$ 和 $di/dt$ 会通过寄生电容耦合出高频电磁干扰EMI。这种噪声电流通常以大地为参考平面同方向、同相位地同时冲进正极和负极线上这就是共模电流Common-mode current。由于噪声在两根线上的电流方向相同它们在磁芯中产生的磁力线方向也是相同的。两股磁通相互叠加磁芯内部的磁通量急剧增大线圈立刻表现出极大的电感量。因此极高频的感抗将高频噪声死死挡住把干扰能量转化为磁芯微小的热能消耗掉或将其反射回源端保护后级敏感的电路。2.1.3 漏感在理想状态下差模磁通是 100% 抵消的。但由于现实制造工艺中两组线圈不可能做到完美的几何对称总有一小部分磁力线没有穿过闭合的磁芯而是泄漏到了空气中。这部分没有耦合的电感量就是漏感。漏感虽然数值不大通常是标称共模电感量的 0.5% ~ 2%但它本质上等效于串联在正负极线上的差模电感。它能够顺带滤除掉电源线上的一部分差模纹波噪声。这就是为什么在 LTspice 仿真中我们要将耦合系数K 值设定为 0.99 而不是绝对的 1那剩下的 0.01 就是用来模拟漏感的作用。2.2 共模仿真结果分析共模输入、输出分别定义为$$V_{CM,in}\frac{V(INP)V(INN)}{2}$$$$V_{CM,out}\frac{V(OUTP)V(OUTN)}{2}$$可以得到共模的传递函数为$$H_{CM}(j\omega) \frac{V_{CM,out}}{V_{CM,in}} \frac{(V(OUTP)V(OUTN))/2} {(V(INP)V(INN))/2}$$2.2.1 共模仿真能否抑制两根输入线同时出现的干扰仿真输出结果cm_100k:mag((V(OUTP)V(OUTN))/2)(-21.4770791968dB,0°) at100000cm_500k:mag((V(OUTP)V(OUTN))/2)(-35.426349075dB,0°) at500000cm_1m:mag((V(OUTP)V(OUTN))/2)(-41.4461987665dB,0°) at1000000频率共模增益电压比例等效衰减倍数100kHz−21.48dB0.0844约11.8倍500kHz−35.43dB0.0169约59倍1MHz−41.45dB0.00847约118倍计算方法为$$20log{\dfrac{V_{out}}{V_{in}}}\text{dB}$$例如500kHz$$\dfrac{V_{out}}{V_{in}}10^{\dfrac{-35.43}{20}}0.0169$$这个模型表明共模电感对500kHz及其更高次谐波具有明显的共模阻抗100kHz已经有一定抑制。500kHz衰减明显。频率继续升高理想模型中的抑制继续增强。2.2.2 电路的近似解析传递函数共模情况下两个绕组磁通相加有效共模电感近似为$$L_{CM}LML(1K)$$当前参数为$$L470\mu H \\ K0.9998$$因此$$L_{CM}470\mu H\times(10.9998) \approx939.906\mu H$$每个绕组串联电阻$$R_s0.14\Omega$$负载$$R_L50\Omega$$因此共模单侧可以等效为一个RL低通网络因此传递函数如下可以看出传递函数与输出负载大小有关系$$H_{CM}(s) \frac{R_L} {R_LR_ssL_{CM}}$$令$$sj\omegaj2\pi f$$得到$$H_{CM}(j\omega) \frac{50} {50.14j\omega\times939.906\mu H}$$2.3 差模输入仿真结果分析共模输入、输出分别定义为$$V_{DM,in}V(INP)-V(INN)$$$$V_{DM,out}V(OUTP)-V(OUTN)$$差模传递函数分别定义为$$H_{DM}(j\omega) \frac{V_{DM,out}}{V_{DM,in}} \frac{V(OUTP)-V(OUTN)} {V(INP)-V(INN)}$$2.3.1 差模仿真结果共模电感对差模的抑制效果注意差模的激励与共模的电源激励有所不同所以输入差模电压为[ V_{DM,in}0.5-(-0.5)1V ]VP INP0AC0.5VN INN0AC0.5180频率差模增益输出/输入100kHz−0.0485dB约99.44%500kHz−0.0491dB约99.44%1MHz−0.0509dB约99.42%dm_100k:mag(V(OUTP,OUTN))(-0.0485292635567dB,0°) at100000dm_500k:mag(V(OUTP,OUTN))(-0.0491045297243dB,0°) at500000dm_1m:mag(V(OUTP,OUTN))(-0.0509016387924dB,0°) at1000000共模电感基本没有阻碍差模信号因为正常供电电流在两个绕组中方向相反磁通互相抵消。2.3.2 电路的近似解析传递函数共模情况下两个绕组磁通相加有效共模电感近似为$$L_{CM}LML(1K)$$差模情况下磁通抵消$$L_{DM,winding}L-ML(1-K)$$当前参数为$$L470\mu H \\ K0.9998$$因此$$L_{CM}470\mu H\times(1-0.9998) \approx94nH$$差模电流需要流过两个绕组所以整个差模回路的总等效电感约为$$L_{DM,total}2L(1-K)188nH$$两个绕组的总直流电阻为$$R_{s,total}2\times0.140.28\Omega$$因此传递函数近似为$$H_{DM}(s) \frac{R_L} {R_L2R_ss\cdot2L(1-K)}$$代入当前参数$$H_{DM}(j\omega) \frac{50} {500.28j\omega\cdot188nH}$$2.4 电流源模拟实际IC验证共模电感作用特殊仿真命令增线两组波形.step param USECMC list 0 1LTspice自动把同一个电路运行两次USECMC0不使用共模电感。USECMC1使用共模电感。.param USECMC1.param Lcmif(USECMC,470u,1n) .param Rcmif(USECMC,0.14,1m)因此绘制一次I(VBUS)波形窗口里会同时显示两个仿真步骤的结果。条件URB输入端纹波平均输入电流平均压降不使用共模电感1.54mV320.29mA0.64mV使用共模电感76.40mV320.30mA89.68mVMeasurement:vin_ripple step PP(V(FP,FN)) FROM TO10.001541687850480.00150.0019920.07640049606560.00150.00199Measurement:iin_avg step AVG(-I(VBUS)) FROM TO10.3202943818740.00150.0019920.3202999846640.00150.00199Measurement:cmc_drop step AVG(V(VIN)-V(FP,FN)) FROM TO10.0006405704587320.00150.0019920.08968387812370.00150.00199结论加入共模电感后差模纹波反而增加这不代表共模电感选错了而是说明共模电感不是用来直接消除URB输入差模脉冲电流的。不加共模电感时理想24V电源直接钳住URB输入所以模型只显示约1.54mV纹波。加入共模电感后脉冲电流主要由共模电感后面的输入电容供应。电感漏感、DCR和输入电容共同形成阻抗因而URB输入引脚处产生约76mV差模纹波。粗略估算电容放电纹波$$\Delta V\approx\frac{\Delta I\cdot\Delta t}{C}$$代入得到$$\Delta I\approx800-20780mA ][ \Delta t\approx770ns ][ C12.2\mu F$$再叠加$$\Delta V\approx \frac{0.78\times770ns}{12.2\mu F} \approx49mV$$电容ESR共模电感漏感绕组DCR边沿引起的振铃出现约76mV峰峰值是可以理解的。它能阻止共模噪声沿输入线传播同时基本不影响正常供电但差模开关电流仍需要由输入电容和差模滤波网络处理。 共模电感对差模、共模信号的LTSpice仿真分析
共模电感对差模、共模信号的LTSpice仿真分析1 仿真建立1.1 AC扫描.ac dec20010k 100Meg含义是dec按十倍频程扫描。200每个十倍频程计算200个频点。10k从10kHz开始。100Meg扫描到100MHz。LTspice会依次计算10kHz → 10.1kHz → ... → 100kHz → ... → 500kHz → ... → 100MHz1.2 设置AC交流源DC 0直流工作点为0VAC 1AC扫描时的小信号幅值为1V、相位默认为0°设置AC幅值为1时方便直接读取增益共模输入为$$V_{CM}\frac{V_{INP}V_{INN}}{2}1V$$1.3 放置共模电感模型工程使用两个耦合电感L1 OUTP INP 470u Rser0.14 L2 OUTN INN 470u Rser0.14 K1 L1 L2 0.9998其中470u每个绕组#470µH#。Rser0.14每个绕组直流电阻#0.14Ω#。K1让L1和L2磁耦合。0.9998假设耦合系数非常接近1。放置共模电感的方式按L放置两个电感水平朝向勾选Show Phase Dot让两个相位点显示出来按。放置SPICE指令K1 L1 L2 0.9998上述指令可以把两个电感组合成Transformer1.4 打印输出结果.meas AC CM_100K FIND mag((V(OUTP)V(OUTN))/2) AT100k.meas表示让LTspice自动测量并输出一个结果。AC:表示该测量作用于AC扫描。CM_100K是测量结果的名字可以自行修改。FIND表示“找到指定频率点的表达式结果”。mag()用于读取复数的幅值AT100k表示在100kHz处读取结果。.options plotwinsize0表示关闭LTspice的波形数据压缩。关闭后仿真更久但是数据更准确2 分析2.1 共模电感共模电感Common Mode Choke, CMC的原理为“磁通抵消”。在物理结构上它是将两根独立的导线例如电源的V 和GND以相同的匝数、相同的绕向绕在同一个高导磁率的磁芯上。你可以通过下方这张示意图直观地观察电流与磁通Flux的相互作用关系2.1.1 当正常工作时差模电流流过电流从正极流入、从负极流出。这种“一进一出”、方向相反的电流被称为差模电流Differential-mode current。磁通抵消根据右手螺旋定则由于两根线圈上的电流方向相反且绕向一致它们在同一个磁芯内部激发的磁力线方向正好反向。因此共模电感对正常差模电流不产生任何感抗正常的直流电能可以无损、顺畅地传输不会发生压降。2.1.2 干扰抑制状态共模电流流过在存在高频干扰的环境下快速开关产生的 $dv/dt$ 和 $di/dt$ 会通过寄生电容耦合出高频电磁干扰EMI。这种噪声电流通常以大地为参考平面同方向、同相位地同时冲进正极和负极线上这就是共模电流Common-mode current。由于噪声在两根线上的电流方向相同它们在磁芯中产生的磁力线方向也是相同的。两股磁通相互叠加磁芯内部的磁通量急剧增大线圈立刻表现出极大的电感量。因此极高频的感抗将高频噪声死死挡住把干扰能量转化为磁芯微小的热能消耗掉或将其反射回源端保护后级敏感的电路。2.1.3 漏感在理想状态下差模磁通是 100% 抵消的。但由于现实制造工艺中两组线圈不可能做到完美的几何对称总有一小部分磁力线没有穿过闭合的磁芯而是泄漏到了空气中。这部分没有耦合的电感量就是漏感。漏感虽然数值不大通常是标称共模电感量的 0.5% ~ 2%但它本质上等效于串联在正负极线上的差模电感。它能够顺带滤除掉电源线上的一部分差模纹波噪声。这就是为什么在 LTspice 仿真中我们要将耦合系数K 值设定为 0.99 而不是绝对的 1那剩下的 0.01 就是用来模拟漏感的作用。2.2 共模仿真结果分析共模输入、输出分别定义为$$V_{CM,in}\frac{V(INP)V(INN)}{2}$$$$V_{CM,out}\frac{V(OUTP)V(OUTN)}{2}$$可以得到共模的传递函数为$$H_{CM}(j\omega) \frac{V_{CM,out}}{V_{CM,in}} \frac{(V(OUTP)V(OUTN))/2} {(V(INP)V(INN))/2}$$2.2.1 共模仿真能否抑制两根输入线同时出现的干扰仿真输出结果cm_100k:mag((V(OUTP)V(OUTN))/2)(-21.4770791968dB,0°) at100000cm_500k:mag((V(OUTP)V(OUTN))/2)(-35.426349075dB,0°) at500000cm_1m:mag((V(OUTP)V(OUTN))/2)(-41.4461987665dB,0°) at1000000频率共模增益电压比例等效衰减倍数100kHz−21.48dB0.0844约11.8倍500kHz−35.43dB0.0169约59倍1MHz−41.45dB0.00847约118倍计算方法为$$20log{\dfrac{V_{out}}{V_{in}}}\text{dB}$$例如500kHz$$\dfrac{V_{out}}{V_{in}}10^{\dfrac{-35.43}{20}}0.0169$$这个模型表明共模电感对500kHz及其更高次谐波具有明显的共模阻抗100kHz已经有一定抑制。500kHz衰减明显。频率继续升高理想模型中的抑制继续增强。2.2.2 电路的近似解析传递函数共模情况下两个绕组磁通相加有效共模电感近似为$$L_{CM}LML(1K)$$当前参数为$$L470\mu H \\ K0.9998$$因此$$L_{CM}470\mu H\times(10.9998) \approx939.906\mu H$$每个绕组串联电阻$$R_s0.14\Omega$$负载$$R_L50\Omega$$因此共模单侧可以等效为一个RL低通网络因此传递函数如下可以看出传递函数与输出负载大小有关系$$H_{CM}(s) \frac{R_L} {R_LR_ssL_{CM}}$$令$$sj\omegaj2\pi f$$得到$$H_{CM}(j\omega) \frac{50} {50.14j\omega\times939.906\mu H}$$2.3 差模输入仿真结果分析共模输入、输出分别定义为$$V_{DM,in}V(INP)-V(INN)$$$$V_{DM,out}V(OUTP)-V(OUTN)$$差模传递函数分别定义为$$H_{DM}(j\omega) \frac{V_{DM,out}}{V_{DM,in}} \frac{V(OUTP)-V(OUTN)} {V(INP)-V(INN)}$$2.3.1 差模仿真结果共模电感对差模的抑制效果注意差模的激励与共模的电源激励有所不同所以输入差模电压为[ V_{DM,in}0.5-(-0.5)1V ]VP INP0AC0.5VN INN0AC0.5180频率差模增益输出/输入100kHz−0.0485dB约99.44%500kHz−0.0491dB约99.44%1MHz−0.0509dB约99.42%dm_100k:mag(V(OUTP,OUTN))(-0.0485292635567dB,0°) at100000dm_500k:mag(V(OUTP,OUTN))(-0.0491045297243dB,0°) at500000dm_1m:mag(V(OUTP,OUTN))(-0.0509016387924dB,0°) at1000000共模电感基本没有阻碍差模信号因为正常供电电流在两个绕组中方向相反磁通互相抵消。2.3.2 电路的近似解析传递函数共模情况下两个绕组磁通相加有效共模电感近似为$$L_{CM}LML(1K)$$差模情况下磁通抵消$$L_{DM,winding}L-ML(1-K)$$当前参数为$$L470\mu H \\ K0.9998$$因此$$L_{CM}470\mu H\times(1-0.9998) \approx94nH$$差模电流需要流过两个绕组所以整个差模回路的总等效电感约为$$L_{DM,total}2L(1-K)188nH$$两个绕组的总直流电阻为$$R_{s,total}2\times0.140.28\Omega$$因此传递函数近似为$$H_{DM}(s) \frac{R_L} {R_L2R_ss\cdot2L(1-K)}$$代入当前参数$$H_{DM}(j\omega) \frac{50} {500.28j\omega\cdot188nH}$$2.4 电流源模拟实际IC验证共模电感作用特殊仿真命令增线两组波形.step param USECMC list 0 1LTspice自动把同一个电路运行两次USECMC0不使用共模电感。USECMC1使用共模电感。.param USECMC1.param Lcmif(USECMC,470u,1n) .param Rcmif(USECMC,0.14,1m)因此绘制一次I(VBUS)波形窗口里会同时显示两个仿真步骤的结果。条件URB输入端纹波平均输入电流平均压降不使用共模电感1.54mV320.29mA0.64mV使用共模电感76.40mV320.30mA89.68mVMeasurement:vin_ripple step PP(V(FP,FN)) FROM TO10.001541687850480.00150.0019920.07640049606560.00150.00199Measurement:iin_avg step AVG(-I(VBUS)) FROM TO10.3202943818740.00150.0019920.3202999846640.00150.00199Measurement:cmc_drop step AVG(V(VIN)-V(FP,FN)) FROM TO10.0006405704587320.00150.0019920.08968387812370.00150.00199结论加入共模电感后差模纹波反而增加这不代表共模电感选错了而是说明共模电感不是用来直接消除URB输入差模脉冲电流的。不加共模电感时理想24V电源直接钳住URB输入所以模型只显示约1.54mV纹波。加入共模电感后脉冲电流主要由共模电感后面的输入电容供应。电感漏感、DCR和输入电容共同形成阻抗因而URB输入引脚处产生约76mV差模纹波。粗略估算电容放电纹波$$\Delta V\approx\frac{\Delta I\cdot\Delta t}{C}$$代入得到$$\Delta I\approx800-20780mA ][ \Delta t\approx770ns ][ C12.2\mu F$$再叠加$$\Delta V\approx \frac{0.78\times770ns}{12.2\mu F} \approx49mV$$电容ESR共模电感漏感绕组DCR边沿引起的振铃出现约76mV峰峰值是可以理解的。它能阻止共模噪声沿输入线传播同时基本不影响正常供电但差模开关电流仍需要由输入电容和差模滤波网络处理。