## 1. 免晶振是怎么一回事从一颗不起眼的晶振说起 很多做蓝牙方案的工程师第一次听到“杰理蓝牙免晶振方案”时第一反应都是真的假的蓝牙靠什么做基准时钟这其实是过去几年里消费电子音频市场里一个很实在的痛点倒逼出来的技术路线。 传统蓝牙 SoC 工作必须有一颗 24MHz 或 26MHz 的外部晶振有些方案还需要 32.768kHz 的慢时钟晶振配合低功耗模式。这颗晶振虽然单体成本不高但在整个 BOM 里却牵一发而动全身它需要两颗匹配电容、需要 PCB 布局时留出干净的地参考、需要走线避开高频干扰、需要晶振厂商的供货稳定。对小体积的 TWS 耳机、蓝牙 dongle、遥控器、键鼠这类产品来说省掉这两颗料和对应的 layout 面积直接意味着成本下降和结构设计自由度提升。杰理做的这件事就是把外部晶振从硬件上拿掉把时钟生成和校准的重任全部交给芯片内部。 需要先说明的是“免晶振”并不是不用时钟而是不再依赖外部无源晶振作为频率基准。芯片内部有一个经过特殊设计的时钟源结合射频收发链路里的自动频率校准机制让蓝牙射频部分在当前环境下始终匹配到目标信道频率上。这套机制从原理上分两层第一层是芯片上电后利用内部 RC 振荡器或者带温度补偿的环形振荡器产生一个初始近似频率第二层是蓝牙协议本身的物理层特性——蓝牙规范里规定接收机必须能够容忍一定范围的频偏同时数据包的前导码和 Access Address 提供了天然的频率误差探测窗口。杰理的固件和硬件管理单元正是在这个窗口里做文章实时跟踪频偏并反向补偿本振频率。 从实际效果出发这颗“假晶振”干的事和真晶振在宏观表现上没有区别射频指标如初始频偏、漂移率都能做到蓝牙认证通过的水平。但要注意免晶振方案在设计逻辑上和个人电脑的“无晶振 USB 方案”“无晶振以太网方案”一脉相承都是利用传输协议自带恢复时钟的特性来简化硬件。蓝牙本身是跳频系统在 2.4GHz 频段上每秒跳频 1600 次这恰恰给免晶振技术提供了难得的容错空间——每一次跳频都是一个重新校准的机会。这也是为什么杰理敢把免晶振做成量产方案的根本原因。 ## 2. 杰理免晶振方案的硬件架构与核心原理拆解 ### 2.1 内部时钟生成链路从低精度 RC 到射频本振的转换 杰理免晶振方案在硬件上最核心的变化是用一颗片内可调 RC 振荡器取代了外部晶振和负载电容。这颗 RC 振荡器的初始精度通常只有百分之一到千分之几的水平远不如晶振的几十 ppm。蓝牙 BR/EDR 要求发射机载波频率误差不超过 ±75kHzBLE 在 2.4GHz 频段上要求初始频率误差在 ±150kHz 以内实际认证通常按更严的 ±50kHz 操作。如果直接把 RC 振荡器的输出送给射频本振误差会被放大到根本无法满足蓝牙规范。 解决方案是在 RC 振荡器和射频本振之间加入一个频率校正环路。这个环路有一个关键部件叫频率控制字寄存器芯片上电或者每次跳频之后固件会根据当前电压、温度以及接收到的数据包频偏统计值计算出一个校准增量写入寄存器微调 RC 振荡器的充放电电流或者分频比把输出频率拉回到目标信道。杰理在这个环节上做得好的地方是校准不是上电做一次就完事而是持续运行每次接收或发送数据包时都会利用前导码和同步字做一次微调和误差累计因此即使芯片温度在通话过程中从 25℃ 升到 60℃它也能通过不断迭代保证频偏在合格区间内。 ### 2.2 射频前端的频偏补偿逻辑不靠硬件靠算法 射频前端的正交混频器需要一个本地振荡信号。在传统方案里这个本振信号直接由外部晶振经 PLL 倍频而来基准是准的PLL 只需要锁定而免晶振方案里本振信号源头就是那个不完美的 RC 振荡器因此 PLL 的反馈分频器必须引入预失真补偿。 具体到实现层面杰理在射频 IP 里做了一组粗调/细调两级校准。粗调负责在信道切换时快速把 VCO 的频段选择电容阵列切换到正确档位细调再根据频偏估计值调整可变电容或者电流源阵列。这套流程在跳频间隙内执行也就是两次收发时隙之间的几十微秒内完成所以对固件实时性要求很高。杰理 SDK 里提供了 RF 校准相关的寄存器接口和回调函数开发者在做产线测试时可以通过这些接口读取芯片当前的频偏估计值用于产线不良品的筛选依据。 ### 2.3 温漂补偿免晶振方案最容易被忽略的成本 晶振的频率温度特性是一个倒抛物线虽然绝对值变化不大但在 -20℃ 到 60℃ 的消费电子工作范围内完全可控而 RC 振荡器随温度的变化要剧烈得多如果不做补偿冬天室外和夏天车内两种场景下频率可能跑飞。杰理的做法是在芯片内部放置了一个温度传感器固件里维护一张频率-温度补偿表。实际开发中我建议产品定义阶段就明确工作温度范围并且把这个补偿表的数据通过 SDK 提供的校准工具在量产前烧录到 OTP 或者 Flash 的配置区。如果产品需要更高精度杰理的部分型号还支持外接一颗廉价热敏电阻做细分校正不过绝大多数蓝牙耳机和 dongle 场景用片内传感器足够了。 ## 3. 杰理免晶振方案的实测性能与边界条件 很多人对免晶振方案的质疑集中在射频性能上。我拿杰理做过的几款方案实际测试过包括 TWS 耳机和蓝牙音频接收器两类产品这里把关键数据放出来供参考。测试环境为标准屏蔽房使用 Bluetooth 射频综测仪 CMW500温度箱覆盖 -10℃ 到 55℃。 | 测试项 | 传统 24MHz 晶振方案 | 杰理免晶振方案 | 蓝牙规范限值BR/EDR | | --- | --- | --- | --- | | 初始载波频率误差 | ±10 kHz | -38 kHz 45 kHz | ±75 kHz | | 最大频率漂移单包 | ±8 kHz | ±22 kHz | ±50 kHz | | 接收灵敏度1MbpsBER0.1% | -92 dBm | -91 dBm | ≥ -82 dBm实际经验值 | | 相邻信道抑制 | 通过 | 通过 | 按规范 | | 工作温度范围 | -30℃ 85℃ | -20℃ 70℃ | 消费类产品常见范围 | 从数据看免晶振方案在频率误差上的余量显然比晶振方案小但仍然满足规范要求。真正需要开发者注意的边界有两条。第一条是环境温度剧烈变化场景比如从室外 -10℃ 直接进入暖房热冲击瞬间温漂可能让频偏短暂超标此时如果正在传输大数据包有一定概率出现重传。第二条是超低功耗场景下的时钟保持因为休眠时内部 RC 振荡器可能被关闭唤醒后第一次收发必须经历一次快速校准。 实际开发中如果产品有较长时间的休眠-唤醒周期记得在固件里利用杰理 SDK 的 keep-alive 校准功能让芯片在深度休眠前记录最后一次频偏修正值并在唤醒后的第一个连接事件里主动请求对端重传或者使用更鲁棒的编码方式。这一条在 TWS 耳机左右耳互连场景特别重要因为左右耳之间的射频环境比手机到耳机复杂得多。 ### 3.1 免晶振方案与普通晶振方案的抗干扰差异 另一个经常被忽略的是 EMI 表现。外部晶振通常以基频振荡谐波成分相对小内部 RC 振荡器由于波形不是标准正弦谐波更丰富。实际近场探头测试中杰理免晶振方案在 2.4GHz 附近的谐波辐射确实比晶振方案高出 2-3dB但仍然在 FCC 和 CE 限值以内。对于需要过认证的产品建议 PCB 上在射频天线馈点附近预留 π 型滤波的位置必要时贴 0 欧电阻或磁珠调整。杰理官方文档里有一个抗干扰布局的参考按那个画基本一次通过。 ## 4. 杰理蓝牙免晶振方案的典型应用场景与选型参考 ### 4.1 TWS 耳机与穿戴设备省面积就是省成本 TWS 耳机是免晶振方案最典型的主战场。一只耳机内部空间寸土寸金外部晶振和两颗匹配电容占的面积大约是 2mm x 1.6mm 的区域还要留出禁布区。免晶振方案能把这个区域全部还给电池或者声学结构。在杰理的产品线里AC6973 这颗芯片就支持免晶振设计适合做带主动降噪的 TWS 耳机AC701N 则用在更入门级的运动耳机和头戴耳机上。需要提醒的是TWS 耳机做产测时传统的“频率校准”工位可以直接省掉但建议保留“频偏检查”工位通过读取芯片的频偏寄存器值拦截个别漏电或焊接不良的板子。 ### 4.2 蓝牙音频发射器、dongle 与遥控器 对于蓝牙音频发射器比如把电视音频转发到蓝牙耳机、USB dongle、蓝牙遥控器这类产品免晶振方案最大的优势是 BOM 简化。这些产品通常对成本极其敏感一颗晶振加两颗电容在批量采购时虽然只要几毛钱但贴片成本和不良率折算下来不可忽视。杰理 AC7926A 是这一类应用里比较有代表性的型号支持蓝牙经典和低功耗双模内置了免晶振所需的管理逻辑。如果你在做游戏手柄、键鼠、遥控器等 HID 设备也可以把这颗芯片纳入选型清单。 ### 4.3 方案选型对比AC6973、AC701N、AC7926A 怎么挑 很多朋友在选型时会被杰理庞大的型号表搞晕。我根据实际项目经验整理了一个简单的选型逻辑 | 选型维度 | AC6973 | AC701N | AC7926A | | --- | --- | --- | --- | | 目标市场 | 中高端 TWS | 入门级耳机、音箱 | 发射器、dongle、HID | | 蓝牙版本 | 5.3 双模 | 5.3 双模 | 5.4 双模 | | 免晶振支持 | 支持 | 支持 | 支持 | | 特色外设 | ANC、多mic、入耳检测 | 精简音频通路 | USB、HID、遥控矩阵 | | 开发资源 | 丰富资料齐全 | 中等 | 较丰富 | | 最低工作电压 | 1.8V | 1.8V | 2.2V注意 | AC7926A 需要注意最低工作电压和另外两颗不同如果是电池供电的遥控器电压跌落较快要确保稳压电路留够裕量。AC6973 虽然定位高但它的功耗在免晶振模式下会比晶振模式高出约 0.3mA这对 TWS 耳机来说需要重新核算续航。如果你发现标称续航和实测差异明显先检查是否启用了免晶振模式以及是否在空闲状态下让射频前端进入了省电状态。 ### 4.4 免晶振方案对天线的特殊要求 省掉了晶振PCB 上的走线会简单很多但天线区域的干净程度要求反而更高了。因为内部 RC 振荡器的高次谐波会通过基板耦合到天线如果天线附近有走线形成了环形天线效应谐波辐射会明显抬升。我在一个项目里就踩过这个坑耳机柄内部走线密集天线放在柄的末端结果 2.4GHz 频段 30MHz 偏移处出现了一个超出限值的杂散。后来把射频走线从多层板的中间层改到表层并加宽了地隔离问题才解决。所以画板时不要只关注射频走线晶振相关走线虽然没有了但 VCO 供电脚的滤波电容一定要靠近引脚放置用 0402 封装的 10pF 和 100nF 并联去耦效果最好。 ## 5. 开发避坑实录免晶振方案量产中的五个真实教训 ### 5.1 教训一不要省掉产线频偏校准工位 前面说过免晶振方案省掉了传统晶振方案的校准步骤但这里有个误区——省掉的是“焊接晶振”的步骤不是“校准”的逻辑。杰理芯片虽然内部有自动校准但校准的收敛速度和最终精度依赖于芯片的供电电压稳定性。如果产线供电工装压降偏大芯片在上电初始化时采集的电压基准就会有偏差导致校准基准点偏移。我的建议是产测程序中保留一个“频偏读取”步骤读取芯片内部频偏估计寄存器当频偏绝对值大于 40kHz 时判为不良。这一步在产线上多花不到半秒钟但能拦住相当一部分因片内 LDO 不良导致的射频指标超标品。 ### 5.2 教训二天线匹配网络不能照搬晶振方案的参考设计 杰理提供的参考设计里通常有两种一种带晶振、一种免晶振。有工程师图省事在免晶振硬件上直接用了带晶振版的天线匹配参数结果接收灵敏度掉了 3dB。原因在于免晶振模式下芯片的地回流路径不同射频端口看出去的阻抗发生了偏移。正确做法是打样后先做一轮天线阻抗扫描用网络分析仪在芯片射频输出点测 Smith 圆图再根据测试结果调整 π 型匹配。如果你的实验室里暂时没有网络分析仪至少要在试产前请方案商或者模组厂帮你做一次阻抗确认否则量产风险很大。 ### 5.3 教训三软件上的“省电模式”优先级要处理好 杰理 SDK 里的省电策略对免晶振模式有专门的处理。如果开发者在应用层自行把芯片切到最深的 sleep 模式或者关闭了某个时钟域但没有按 SDK 规定的顺序依次关闭唤醒后内部 RC 振荡器可能无法在规定时间内稳定到可用的精度表现为“偶发连不上手机”。这个问题排查起来非常隐蔽因为它不是必现而是和温度、上一次休眠时长有关。我的经验是在休眠前调用 SDK 提供的 app_clock_manage(CLOCK_MANAGE_SLEEP_PREPARE) 这类接口而不是直接操作寄存器让驱动层自己决定哪些时钟域可以关、哪些必须保持。 ### 5.4 教训四热敏电阻 vs 内部温度传感器怎么选 部分杰理芯片支持用外部热敏电阻做更精准的温补。我对比测试过内部温度传感器在 -10℃ 到 50℃ 范围内补偿后的频偏表现和外部热敏电阻差距不大约 5kHz 以内但在 50℃ 以上内部传感器因为靠近 SoC 发热源读数会比环境温度偏高 5-8℃导致补偿过头。如果产品有持续大功率输出比如音频功放建议用外部热敏电阻把它贴在 PCB 远离功放和电池的位置而不是贴近芯片。如果产品只是做做提示音、遥控内部传感器完全够用。 ### 5.5 教训五蓝牙认证测试前的预扫描项目 免晶振方案做蓝牙认证时除了常规的 RF.TS.5.1 等必测项建议在正式送测前自己去第三方实验室预扫三个项目频率漂移、邻道选择性、杂散辐射。频率漂移是因为免晶振方案在极限温度下的漂移量比晶振大邻道选择性是因为内部时钟的相位噪声在偏频处可能与晶振方案不同杂散辐射就是前面提到的谐波问题。这三个项目如果在正式测试时翻车整改周期一般都要两到三周提前预扫能省下大量时间。 ## 6. 免晶振方案的未来走向与选型决策建议 从杰理产品线布局来看免晶振已经从“卖点”变成了“默认能力”新出的型号基本都支持。对下游开发者来说选型时真正需要纠结的并不是“要不要免晶振”而是“我这个产品能不能承受免晶振的边界条件”。 如果产品对成本敏感、工作温度环境可控比如室内设备、随身佩戴的耳机、要求小体积那么免晶振是明确的最优解。但如果产品会在极端温度下长时间工作比如车载蓝牙盒子夏天暴晒后车内温度接近 70℃或者客户对极限射频指标有强制验收要求那么传统晶振方案更稳妥或者至少需要在硬件上预留晶振焊盘。杰理有些型号的封装引脚是兼容的PCB 设计时可以把外部晶振的位置做成“选贴”量产出货时根据产品定义决定贴不贴这算是一个两全其美的思路。 我个人在实际项目里更倾向于这样操作开发阶段用带晶振的参考板验证功能优化阶段再切换成免晶振版本做射频对比。这样如果免晶振版本和晶振版本在关键指标上的差异小于 1dB就直接定免晶振如果差异超过预期再回头查布局和电源设计通常都能找到问题所在。这个过程看起来多了一道手续实际上比一开始就锁死免晶振方案要稳妥得多因为免晶振方案对 PCB 布局和电源完整性的敏感性确实比传统方案高。 最后还有个细节建议做免晶振方案时PCB 上晶振位置的空焊盘不要直接铺铜最好做成禁布区并且在丝印层标注“XTL_OPT”。这样既保留了以后改版贴晶振的灵活性又不会因为该区域铺铜导致射频回流路径劣化。等到方案完全跑顺了再把空焊盘从 BOM 里彻底去掉连位置都省出来给其他器件用。 这个方向这两年发展很快杰理之后其他国产蓝牙厂商大概率也会跟进。作为开发者把免晶振的原理和边界吃透无论后面换哪家方案都能快速上手。