算力这个词过去几年已经被聊得快起茧了。从显卡的TOPS数值到大模型参数量从AI训练集群到边缘推理芯片所有人都在盯着一串串数字看。但真正做过芯片或者部署过系统的人心里都清楚算力大战打到最后比的根本不是谁发布会上的数字更漂亮而是谁能把芯片高效地设计出来、把集群稳定地跑起来。这中间一直站着一个经常被忽视、却又绕不开的底层角色——EDA。圈子里的工程师私下聊天时偶尔会提起一个有点像黑话的词韬定律。这个词不太会出现在官方文档里它更像是一种行业观察——算力竞争里的真正胜负手往往不是最张扬的那场发布会而是那些要沉住气、慢慢扎到底层的部分就像给摩天大楼打地基外头看的是楼有多高里头比的是地基有多深。这篇文章想聊的就是地基里最硬的一块国产EDA以及它在算力大战中到底扮演着什么角色。不管你是做芯片、做系统还是搞架构的只要和算力沾边这篇文章应该都能帮你把这根链条看得更清楚一些。1. 算力大战打的到底是什么1.1 明面上的参数战与水面下的效率战这两年我见过太多人讨论算力开口就是多少T算力、多少卡的集群、多少亿参数的模型。这些数字当然重要但真正到实际项目里你会发现纸面参数和实际跑出来的效果之间隔着一道巨大的鸿沟。举个很常见的例子。很多人兴致勃勃租了几张卡准备把自己训练好的大模型跑起来结果发现多卡扩展效率怎么都上不去。四张卡峰值加起来理论上应该接近单卡的四倍实际跑完一看经常只有两倍多不到三倍。问题出在哪里很多时候压根不是显卡本身的问题而是通信库、数据加载、并行策略、中间结果落盘这些环节没有调好。有人在租来的算力平台上做过测试同样的模型在不改任何超参数的情况下光调整分布式训练框架的通信后端和缓存策略训练吞吐就能拉开百分之三四十的差距。这就是算力大战第一层容易被忽略的真相算力从来不是一个孤立的硬件指标而是一个由芯片、互联、存储、编译框架、通信库、算法脚本共同决定的系统能力。你买回一堆高性能加速卡只是买回了发动机能不能跑出成绩还得看变速箱、悬挂和轮胎配不配。更深一层再往前推你会发现那些真正决定系统能力上限的芯片本身又是被另一层软件定义出来的。一颗AI加速芯片要怎么设计、内部几百万个逻辑单元怎么摆放、时钟怎么收敛、功耗怎么压下去全都要靠EDA工具在流片之前一遍一遍地模拟、验证、优化。所以说算力大战表面上是参数战实际是效率战再往下挖是设计能力战。1.2 算力评估的几个维度TOPS只是入场券很多朋友喜欢拿TOPS每秒万亿次操作或者FLOPS每秒浮点运算次数来比较不同设备的算力高低。显卡算力tops对照表这类热词搜索量一直很高说明大家确实需要一个直观的对比维度。但做过实际项目的都知道峰值算力只是入场券真正决定项目体验的指标还有很多。我自己在项目里一般会看这么几个维度评估维度说明为什么重要峰值算力芯片标称的TOPS/FLOPS最基础的对比指标但只能用来定级别访存带宽单位时间内能读写多少数据很多算子瓶颈不在计算而在搬数据互联带宽卡与卡、节点与节点间的通信速度直接影响多卡扩展效率实际利用率跑真实模型时能达到的峰值百分比反映软件栈、框架、算子库的成熟度能效比每瓦算力或者每度电能跑多少任务影响机房部署成本和散热设计软件生态支持的框架、算子库、调试工具是否齐全决定你能不能快速把模型跑起来这里面最容易被低估的就是实际利用率。我见过太多团队兴冲冲地买了一批高算力设备结果跑稀疏模型时算子库支持不好很多算子用的还是手写的低效实现显存带宽又不够最后实际利用率连峰值的三成都没到。反观一些老牌架构虽然纸面参数没那么夸张但因为软件栈成熟、生态完善实际跑出来的效果反而更好。所以大家再看到算力宣传的时候不要只看那个最大的数字多问问几个问题这是什么精度下的TOPS跑稀疏还是稠密配套的编译器支不支持主流框架多卡互联拓扑是什么样的这些问题问完你大概率会对算力大战到底在打什么有更清醒的判断。1.3 华为和韬定律一句行业黑话里的技术哲学聊到算力绕不开华为。华为昇腾系列AI芯片、达芬奇架构、CANN异构计算架构、MindSpore框架这一整套全栈方案在AI算力领域已经是不可忽视的存在。那韬定律到底是怎么回事我先说清楚这个词并没有出现在华为的任何官方手册里它更多是工程师圈子里聊出来的一种观察。内容大致是这样算力竞争的最终胜负往往不取决于谁先喊出最大的参数而取决于谁能在别人看不见的地方把工具链、架构设计、底层编译、工艺协同这些藏在地面以下的部分一滴一滴磨透。这个观察和华为这几年的打法确实对得上。你看昇腾这套东西最核心的并不是某颗芯片的单点性能而是达芬奇架构里那个统一的AI核心设计理念——用一个可编程的架构去兼顾训练和推理再用CANN、MindSpore这样的软件栈把硬件能力充分榨出来。这种硬件编译器框架高度协同的思路和NVIDIA靠CUDA建立生态的打法本质上是同一套逻辑只是路径不同。换成大白话就是跑分只会告诉你这辆车能跑多快但真正决定赛道成绩的是发动机、变速箱、空气动力学套件、轮胎、调校团队之间日复一日的协同打磨。华为在算力上选择的路恰恰就是那条更花时间、更考验内功的路也就是韬字背后藏着的厚积薄发的意思。2. 国产EDA为什么它才是算力大战里最硬的骨头2.1 EDA到底在做什么从画原理图到签核很多年轻工程师第一次接触EDA这个概念是从嘉立创EDA这类PCB设计工具开始的。画原理图、做PCB封装、布差分对、走等长线做完之后打样焊上元器件板子能跑起来那一刻是真的有成就感。EDA的全称叫Electronic Design Automation电子设计自动化PCB设计只是它的一个环节它在半导体世界里真正的主战场是芯片设计。一颗芯片从想法到流片要经历一个极其漫长的流程规格定义、架构设计、RTL编码、功能验证、逻辑综合、布局布线、时钟树综合、时序分析、物理验证、功耗分析、签核最后才能送去晶圆厂制造。每一个环节都要依赖专门的EDA软件。你写好的Verilog代码要EDA工具把功能仿真跑通仿真通过的电路要EDA工具综合成门级网表门级网表要布局成物理版图要检查DRC设计规则、LVS版图一致性一步都不能少。我经常打一个比方设计芯片就像盖一栋住着几十亿人的超高层大楼。EDA就是你手里那套设计院的全部软件从画草图、结构计算、水暖电管线设计到最后的工程验收全都靠它。你就算请来了世界顶级的结构工程师如果设计软件是残缺的他也只能看着一堆图纸数据干瞪眼落不到真正的混凝土上。在芯片设计领域海外三巨头Synopsys、Cadence、Siemens EDA原Mentor几乎垄断了全流程工具。过去很多年里全球芯片设计公司都是在它们这套工具链上完成迭代的。换个说法全球绝大多数先进芯片都是在这三家公司的软件里被画出来的。一旦这个环节出问题再强的芯片架构师都只能纸上谈兵。2.2 门槛到底高在哪三座大山经常会有人问EDA不就是个软件吗为什么国内这么多年一直很难攻下来这个问题如果只看表面会觉得写个画图软件有什么难的但真正深入进去你会发现EDA面前横着三座大山。第一座大山是数学与算法。EDA本质上是一门数学学科。逻辑综合要用到布尔代数、图论和组合优化布局布线要解决NP难问题仿真验证要在海量事件里做时序计算物理验证要做几何规则检查。打个比方你在立创EDA里布一块双面PCB软件要自动检查各个网络有没有短路这只是最基础的功能而在先进工艺的芯片上你要处理的是几十亿个晶体管和几万条设计规则之间互相纠缠的约束求解空间大到超乎想象。没有深厚的算法积累连一个像样的全局布线器都做不出来。第二座大山是工艺绑定。EDA工具不是凭空创造规则的它必须和晶圆厂深度绑定理解每一代工艺的PDKProcess Design Kit、标准单元库、器件模型、物理规则。晶圆厂会把自己多年积累的工艺信息封装成一套套数据和模型交给EDA工具厂商去适配。先进工艺的细节本身就是各家晶圆厂的核心资产这意味着新进入者不光要懂软件还得能拿到并理解真实工艺数据这是一个互为前提的死结。第三座大山是生态与惯性。全球芯片设计公司在这三大厂的工具链上积累了无数脚本、流程、IP库和工程师的使用习惯。你让一个工作了十年的验证工程师从Synopsys的工具切到另一套工具哪怕功能完全一样他也会浑身不自在因为整个团队的流程、脚本、自动化框架全都建立在旧工具之上。这种生态惯性带来的切换成本比很多人想象中要大得多。所以国产EDA难啃不是难在某一个功能点而是难在数学算法工艺数据生态惯性这三座大山要同时翻过去。2.3 两张表看清国产EDA的现状与差距那国产EDA到底处于什么水平我用两张表来说清楚。第一张表先看玩家和布局公司主要方向大致定位华大九天模拟电路设计全流程、数字SoC部分工具国内EDA龙头之一覆盖较广概伦电子器件建模、电路仿真在器件和仿真验证环节有积累国微集团数字前后端相关工具覆盖数字流程多个点工具芯华章数字验证、仿真加速聚焦验证环节做验证平台广立微良率提升、测试芯片EDA和制造端结合较紧密嘉立创EDAPCB设计、原理图、封装库大众化PCB设计工具用户量大第二张表看差距在哪对比维度海外三巨头国产主力EDA全流程覆盖从前端到后端到签核几乎全覆盖点工具较多数字后端全流程还有缺口先进工艺支持和头部晶圆厂深度绑定工艺库和PDK适配还在追赶生态完整度积累了数十年脚本、IP、培训、认证生态仍在建设切换成本高算法与稳定性经过大量工业级芯片验证部分工具已可用但复杂项目仍需打磨人才储备全球EDA人才集中地国内EDA人才缺口很大看完你应该能感受到国产EDA不是空白它已经在很多点上做出了扎实的成绩。但放到先进数字芯片设计这个具体场景里尤其是AI算力芯片这种动辄几十亿晶体管、先进工艺、超高频率的设计整条数字后端流程依旧是最薄弱的环节。国产EDA现在最需要做的是把一块块点工具拼成一条完整的全流程并且证明它在最复杂的芯片项目里也能稳定扛住。3. 从嘉立创EDA入手理解专业EDA为什么难3.1 画原理图库、做封装、布等长线入门EDA已经够烦了我一直觉得想理解EDA为什么难没必要一上来就研究那些高大上的数字全流程先去用一遍嘉立创EDA就足够了。别小看这个相对入门级的PCB设计工具你只要认认真真画完一块还过得去的板子就会明白电子设计自动化这六个字里每一个字都沉甸甸的。先说画原理图库。你从嘉立创EDA里新建一个元件会发现不是随手画个方框放几个引脚就完事。每个引脚要定义编号、名称、电气类型是输入、输出、电源还是地还要考虑隐藏引脚、备用引脚、引脚长度、方向甚至连元件在原理图里的放置方向都要设计好。我当时给一个MCU建库的时候光理清几十个引脚的功能分组和电气属性就花了一个晚上稍微有个引脚标错后面原理图DRC检查就会疯狂报错。再说PCB封装。这里面的坑更多。一个封装不光是画个外形框它要同时定义焊盘尺寸、钻孔大小、阻焊层开窗、丝印标记、装配层面最好还能挂上3D模型方便结构检查。现在嘉立创EDA支持直接从STP文件生成PCB封装这一步确实省了不少事但你仍然要确认模型坐标原点、高度方向、丝印字符是否反了这些细节。我见过很多人第一次打板回来发现芯片焊盘间距和实物对不上只能飞线就是因为封装里一个数值小数点出错。至于布线特别是差分对和等长线那更是考验耐心。在嘉立创EDA里设置差分对你得先到规则管理器里把网络对定义好把线宽、线距约束写清楚然后再去布线否则你走着走着就会发现自己布出来的根本不是一对等长等距的差分线。等长线更麻烦要设置好长度规则把目标长度写进去然后一段一段地绕绕完还要看报告长度超了就得重来。我当时布一块带2.4G蓝牙天线的板子天线区域的净空、差分阻抗、走线长度每一项都要反复调最后才能保证射频性能不拉胯。但恰恰是这些繁琐让我对工业级EDA有了敬畏心。连PCB设计这种相对简单的场景都已经牵扯到这么多数据模型、规则约束、DRC检查那芯片设计EDA要处理的信息量是这个复杂度再乘上好几个数量级。你之所以觉得嘉立创EDA好用是因为别人替你做好了封装库、规则模板、检查引擎工业级EDA背后的工作量远超普通人的想象。3.2 一个专业EDA要解决的问题远超你的想象说到专业EDA很多人会以为它和PCB设计工具的差别就是功能更多一点。真正进去看会发现这根本不是一个量级的东西。芯片设计EDA要解决的核心难题之一是如何在几十亿甚至上百亿个晶体管的规模上完成功能仿真、逻辑综合、布局布线和物理验证。举个简单的例子一个AI加速芯片的RTL代码可能有几百万行逻辑综合工具要把它映射到标准单元库上同时满足时序、面积、功耗的约束。在这个过程里工具要在几亿个候选映射里做优化复杂度远超任何人类工程师能手工完成的范畴。布局布线更是如此。几十亿个晶体管要在面积有限的硅片上摆下去还得保证时钟树能够把时钟信号送到每一个触发器保证电源网络压降在限定范围内保证信号线不违反工艺规则保证局部热点温度不会过高。这些约束互相牵制改一个位置牵一发而动全身。先进工艺的设计规则动辄几千条工具必须对每一条规则建模并做几何检查这背后是海量的计算和极其精巧的算法设计。还有一个特别容易被忽视的点验证。芯片流片一次的成本极为高昂设计错了流片回来就是一堆废硅片所以必须在设计阶段把所有bug都抓出来。功能仿真、形式验证、时序仿真、功耗分析、物理验证每一个环节都是在和概率较劲。芯片越大、工艺越先进验证的不确定性和计算量就越大。而所有这些验证都要靠EDA工具来完成。这也是为什么EDA被叫作芯片设计的工业母机——它解决的不是画图的问题而是在花大价钱流片之前用软件把芯片的一切行为都模拟确认一遍的问题。3.3 算力EDA仿真验证就是实打实的算力消耗提到了验证就不得不聊到热词租算力。很多人以为只有大模型训练才需要租算力实际上EDA仿真验证也是算力消耗的大户。芯片验证团队在做全芯片回归测试、后仿真、时序签核的时候需要的计算资源一点不比AI训练少。我身边做芯片验证的朋友经常是公司内部机房跑不完还要去外部算力平台上临时租一批机器把仿真任务分发出去几个通宵跑完再把结果收回来。我自己做过后仿真的活印象太深刻了。一个模块的版图后仿真提取出来几十G的寄生参数文件跑一次仿真要好几个小时遇到极端角落要跑PVT工艺、电压、温度好几个组合一组跑完就得上天。中间只要时序约束写错一个值仿真结果可能完全失真又得重新提取、重新跑。那个阶段你会特别理解算力就是生产力这句话——同样一个验证任务机器多、调度好可能一天就收工机器少、排队乱一周都未必能跑完。这也让EDA和算力形成了一个充满张力的循环你要做出高性能的算力芯片就要靠EDA工具EDA工具跑起来又需要算力而算力集群里的每一张加速卡又都是通过EDA设计出来的。整个链条一环扣一环最底层的那个软件环节一旦被别人捏在手里上面所有的环都跟着不稳。4. 华为路径与行业启示硬骨头怎么啃4.1 为什么要自己动手做芯片设计工具聊到这里你应该能理解为什么华为、以及整个国内半导体行业会把EDA当作一个必须攻克的战略环节了。一颗AI算力芯片从架构设计到最终流片整个生命周期都泡在EDA工具里。外部环境一旦变化工具断供的风险会直接让芯片设计进度陷入停滞。这时候你会发现最不起眼的软件恰恰是最不能依赖别人的东西。华为海思本身就是芯片设计大户它对EDA工具的理解深度可能比很多同行都要深。它清楚一颗芯片在哪里容易出错、哪个环节最耗时、哪类工具的性能瓶颈在何处这些来自一线设计的真实体验正是做工具最宝贵的输入。所以这几年华为大量招聘EDA相关人才联合国内EDA公司一起补齐工具链短板本质上就是要把芯片设计的底层能力从借别人的笔写字变成自己造笔自己写。这个事情的难度我非常清楚它不像搭个网站、写个APP一两年内就能看到成果。EDA工具需要和工艺、IP、设计流程共同演进是一个要持续投入十年甚至更久的长期工程。但恰恰因为难才值得在它身上花大力气。算力大战是一盘大棋EDA是棋盘上最重最硬的那一枚棋子谁先把它拿下谁就掌握了后面整个棋局的主动权。4.2 软硬协同与全栈优化算力大战里的隐藏变量华为在算力上的打法从来不只是做一颗芯片这么简单。昇腾芯片背后有达芬奇架构达芬奇架构之上有CANN异构计算架构再往上是MindSpore深度学习框架和MindStudio开发工具链。这一整套从硬件到软件的全栈体系才是华为算力方案真正有分量的地方。这让我想到一个比喻算力芯片是发动机编译器和工具链是变速箱和油路EDA则是那套设计发动机的CAD/CAE系统。一辆车能不能跑得快发动机本身当然重要但变速箱匹配、油路的通畅程度、车身空气力学设计同样重要。NVIDIA之所以强大不只是因为GPU硬件强更因为CUDA生态让全世界开发者都用得顺手而华为走的是另一条全栈自研的路芯片、编译器、框架、开发工具全部自己来试图从底层到应用层打通每一个环节。这种软硬协同、全栈优化的思路和前面聊到的韬定律其实是同一件事。你在发布会上看到的永远只是最后的参数量、训练吞吐这些高光数字但在这些数字背后是无数人在编译器后端优化一行一行抠代码是博士团队在算子库层面反复压访存延迟是EDA工程师在版图里一遍遍修时序。这些工作外人看不见却是真正的胜负手。4.3 给从业者和学习者的几条实在建议这几年芯片、算力、AI确实是风口中的风口但风口上最不缺的就是浮躁。结合我自己踩过的坑和观察到的行业经验给想往这个方向走的朋友几条实在建议。第一别被算力参数冲昏头。不管买设备还是租算力都要先做小规模压测跑一个和你真实业务接近的模型看看软件栈配套是否齐全、多卡扩展性如何、技术支持响应快不快。租算力平台上那些广告语写得再漂亮都不如你亲手跑一次训练看实际利用率来得靠谱。第二想深入半导体行业不要抗拒学EDA。现在很多人一提起EDA就觉得老古董但它是理解芯片设计流程最好的切入点。从嘉立创EDA开始把原理图库、PCB封装、DRC规则、差分对、等长线这些概念玩明白你对设计自动化就会有非常具体的体感。再往上走可以试试一些开源数字流程工具比如Yosys和OpenROAD虽然和工业级产品还有差距但能帮你把逻辑综合和布局布线这两个关键环节的真实样子看清楚。第三国产EDA非常缺复合型人才。它不像算法岗那么热闹但需求是实打实的。既懂芯片设计流程又懂软件架构、算法甚至数据结构的工程师市场上相当稀缺。如果你代码写得不错又愿意花时间啃一啃半导体物理和数字电路做一个三栖工程师这碗饭能吃很久。第四早点建立工程规范。EDA项目里最折磨人的不是工具本身而是混乱的数据管理。原理图库、封装库、脚本、IP版本没有一套清晰的版本管理和备份机制项目越到后期越容易出大问题。哪怕只是个人玩嘉立创EDA我也建议你从一开始就规范好库文件的命名和版本养成良好的工程习惯。最后再聊几句真切体会写了这么多我很想用自己做项目时的一个真实感受来收尾。我当年第一次接触EDA是在学校用某款国外PCB工具体验画板子后来转到嘉立创EDA才发现原来一个好用的工具背后藏着这么多库、规则和算法的累积。从PCB到芯片设计再到算力系统这条链条每一步都印证着同一个道理真正决定一个行业高度的往往不是最显眼的那一层而是最基础、最底层、最需要耐心去磨的部分。韬定律说的并不是什么玄学它就是用理工科的表达方式把厚积薄发这四个字重新讲了一遍。算力大战当然要关注芯片参数、集群规模、模型表现但如果你想看得比别人更远一点不妨把目光往下放一放去关注那些不起眼却不可或缺的工具、库、脚本和算法。那些才是这场大战里最硬、也最值钱的骨头。