做模拟IC的人十个里有八个都被偏置电路坑过这点我很有发言权。具体症状五花八门上电后整个芯片只有微安级静态电流输出级直接关断怎么查都查不出问题或者温度一跑之前调好的工作点漂得不知道去哪了最难受的是版图画完流片回来同一个批次里不同芯片的电流能差到30%死活找不出原因。这些毛病的根源往往不是主信号通路设计得不好而是那个不起眼的Bias Generation Circuit——偏置产生电路没站住脚。偏置产生电路说白了就是给芯片内部所有模块提供稳定工作点电压或电流的“基础设施”。运放需要有偏置电流才能建立增益比较器需要偏置电流才能平衡翻转阈值振荡器、LDO、ADC几乎每个模拟模块背后都挂着一路或几路偏置。它本身不算大模块但决定了一颗芯片能不能正常启动、能不能扛住工艺、电源、温度PVT的变化功耗是否可控。这篇文章我会从设计目标、经典电路结构、实际参数计算到仿真排错完整走一遍偏置产生电路的设计流程适合刚入门模拟IC设计的学生也适合已经流片过一两轮、想系统梳理偏置设计方法的朋友。1. 偏置产生电路到底要解决什么问题1.1 最简单的偏置方式为什么不够用很多初学者最开始接触偏置时第一反应都是直接拿电阻从电源分压不就行了比如要给一个共源放大器提供栅极电压那就用两个电阻串联中间抽头接栅极电压值由分压比决定。这个思路在教科书例题里完全没问题但放到真实芯片里就处处碰壁。第一个问题是电源敏感。芯片内部的VDD不是理想稳定的尤其在数字电路开关的瞬间电源网络上全是毛刺和纹波。电阻分压网络对VDD波动几乎是“原样传递”的VDD抖一下偏置电压跟着抖放大器的静态工作点、增益、带宽全部跟着抖。第二个问题是工艺偏差。实际流片出来电阻的方块阻值会偏离设计值MOS管的阈值电压Vth也会偏离典型值同一个设计在不同晶圆、不同批次之间差异很大。如果偏置点完全依赖这些参数那就像用一个没有校准的尺子去量东西每次量出来的结果都不一样。第三个问题是温度漂移。电阻的温度系数、MOS管阈值电压的温度系数都会让偏置点随温度大幅变化芯片的工作温度范围往往很宽-40℃到85℃很常见偏置点漂移直接导致电路性能飘忽不定。真正可靠的偏置电路核心目标就是两件事把偏置电流或偏置电压“生成”出来然后“保持”住。生成部分负责把电源电压转换成与电源关系不大、与温度关系可控的电流基准保持部分则通过电流镜把基准电流复制到各个模块。整个过程追求的是让偏置点尽量稳定让主信号电路的设计者不用天天担心偏置在PVT变化下会塌掉。1.2 电流镜一切偏置电路的骨架说到偏置电路绕不开的一个基础单元就是电流镜。它的功能用一句话概括就是把一个参考电流“复制”成一份或多份副本供其他模块使用。为什么偏置电路离不开电流镜因为偏置的本质就是“让一个电流在别的地方重现”而电流镜是结构最简单、性能最可控的实现方式。最基本的NMOS电流镜由两个共栅极的NMOS管组成参考管M1接成二极管连接栅漏短接通过它把参考电流Iref变成栅源电压VGS这个VGS加到镜像管M2的栅极上如果M2和M1的宽长比相同且都工作在饱和区那么M2的漏电流就近似等于Iref。如果M2的宽长比是M1的k倍输出电流就是k倍的Iref这就是电流镜的“复制比例”功能。但实际电流镜有个不完美的地方叫沟道长度调制效应。漏源电压VDS变了饱和区的电流会跟着变因为有效沟道长度被耗尽区挤压了。这意味着电流镜的输出阻抗不是无穷大电源电压或者负载波动会通过这个有限阻抗干扰被复制的电流。为了抑制这种影响做法有几种一是把沟道长度L加大让沟道调制效应变弱二是采用共源共栅结构Cascode用两个管子叠起来把输出阻抗抬高几个量级。我一个做高速ADC的朋友有句口头禅“偏置电路里的电流镜能加Cascode就加Cascode总没错。”话虽然绝对但在大多数噪声和精度要求不苛刻的场景下Cascode电流镜确实能省掉很多后端调试的麻烦。电流镜的意义不只是复制电流它还是整个偏置系统的“分配网络”。一颗SoC上可能有几十个模拟模块不可能每个模块单独做一路基准电路那样功耗和面积都承受不起。通常的做法是用一个核心偏置产生器生成一路基准电流然后通过电流镜扇出多条支路分别送给不同模块。这样基准电路只管自己高精度后面的复制网络则负责把精度沿着电流镜逐级传递。1.3 指标先行先定指标再选拓扑不做指标规划就直接画电路是新手最容易踩的坑。偏置电路的设计指标直接决定拓扑选择、器件尺寸和功耗分配这些指标包括输出电流的温度系数、电源抑制比、启动时间、自身的静态功耗、以及对失配的敏感度。没有一个电路能同时做到所有指标最优所以第一步是明确优先级。比如一个用于音频Codec的偏置电路电流温度系数很重要因为音频电路的增益和共模电平都受偏置影响温漂大了会产生可闻的噪声和失真。而一个用于数字接口的快速比较器偏置可能更看重启动速度和功耗温度系数反而可以放宽一些。如果产品是电池供电的穿戴设备那静态功耗就是最大的约束用几百纳安的偏置电流就很正常此时噪声和匹配性能就得妥协。下面是我在设计偏置电路前常用来梳理需求的表格建议读者也照这个思路建立自己的指标清单指标项典型目标对拓扑选型的影响静态功耗几十nA到几百μA决定是否能用纯电阻方案还是必须用亚阈值区MOS管结构温度系数百ppm/℃以内决定是否需要带隙基准或分段补偿电源抑制比-60dB以下决定是否必须用Cascode或共源共栅提升阻抗启动时间几μs以内决定启动电路的尺寸和是否要额外加启动加速电容失配敏感性片间偏差小于±5%决定顶层管子的面积和版图匹配策略指标定下来后拓扑选择就顺理成章了。功耗大、精度要求高的场景直接上带隙基准加运放功耗极低、精度一般的场景自偏置电流源加启动电路往往是性价比最高的选择。后面两个小节我会展开讲这两种最常见的偏置结构以及它们各自的设计要点。2. 两类经典偏置结构拆解2.1 与电源无关的自偏置电流源先看一种最常见的偏置产生电路结构自偏置电流源英文里常叫Self-Biased Current Source。它的典型结构是两个交叉耦合的PMOS管组成高侧电流镜两个NMOS管组成低侧差动对其中一个NMOS管支路串接一个电阻R。这个电路的巧妙之处在于输出电流是由MOS管的尺寸比和电阻R决定的而跟电源电压的关系很弱因此被称为“与电源无关”的偏置。简单推导一下这个电路的电流公式能帮我们理解它为什么与电源无关。假设两个NMOS管的尺寸比为K:1即M1的宽长比是M2的K倍。两条支路的电流近似相等但不完全相等下面那条支路串了电阻R所以M1的VGS会比M2的VGS高一个I*R的压降。在饱和区平方律模型下电流I可以写成I 2 / (μn * Cox * (W/L) * R²) * (1 - 1/√K)²这个公式里完全不出现VDD所以只要MOS管都工作在饱和区输出电流对电源电压的变化就不敏感。实际设计中为了让MOS管处于饱和区需要保证每个管子的VDS比VDS(sat)大一些。这个电路设计起来非常清爽一颗电阻加四颗MOS管有时候芯片上偏置电路就用这么简单的结构扛下了所有模块的偏置需求。但也要看到它的缺点电流同时取决于工艺参数μn、Cox、阈值电压和电阻绝对值而这些参数在制造中都会偏离设计值所以这个结构的绝对电流精度并不高。如果只是给内部模块做偏置精度要求不高这个简单结构完全够用但如果偏置电流需要很高精度比如驱动ADC参考电压就需要更复杂的带隙基准或者校准电路了。2.2 Vbe/R基准与带隙基准类偏置比自偏置电流源更精细的一类结构是利用双极型晶体管的PN结电压特性来做基准典型代表是Vbe/R基准和带隙基准Bandgap。它们的原理都是基于一个基本事实双极晶体管的Vbe具有负温度系数大约为-1.5mV/℃到-2mV/℃而两个不同电流密度下的Vbe之差ΔVbe具有正温度系数大约为0.087mV/℃乘以一些比例因子。把这两个量按一定比例相加就能得到近似零温漂的参考电压这就是带隙基准的经典思想。如果电路不需要精确的电压基准只需要一个电流基准那可以用更简单的Vbe/R结构。用一颗电阻R把Vbe转成电流电流值约为Vbe/R因为Vbe的温度系数是负的这个电流也是负温度系数CTAT的。再把另一个利用ΔVbe产生的正温度系数PTAT电流按比例叠加进来两个电流相加就能得到近似零温漂的基准电流。这种方法比自偏置电流源复杂一些但精度高得多而且不依赖MOS管工艺参数的绝对值。在具体实现上Vbe/R电流基准对电阻的绝对值仍然敏感。电阻值会随工艺角变化阻值可以偏差百分之二三十这直接影响基准电流的绝对值。所以实际工程中很多高精度芯片会加一个修调Trim网络用熔丝或者寄存器去切换电阻阵列把基准电流校准到期望值。我见过一个电源管理芯片偏置电流的校准就是流片后在测试环节调几个熔丝调完精度从±20%收敛到±2%以内这种做法在量产芯片里很普遍。2.3 启动电路的必要性与常见方案自偏置类电路有一个容易被忽略但极其致命的问题简并偏置点。直白点说这类电路存在多个稳定状态一个是你想要的正常工作状态另一个是所有管子电流都为0的状态。上电的时候电路完全可能卡在零电流状态所有MOS管都关断偏置电路“罢工”整个芯片跟着瘫痪。为什么会产生简并点因为自偏置电路存在一个正反馈环路。以自偏置电流源为例高侧PMOS电流镜和低侧NMOS对组成反馈环路正常情况下环路稳定在预设电流点但由于环路中有增益当出现扰动时电路也有可能在零电流点达到平衡。如果没有任何外部干预芯片上电后到底落在哪个工作点取决于上电瞬间的噪声和电源爬升斜率具有随机性这在流片回来测试时尤其麻烦。解决简并偏置点的标准做法是加启动电路。启动电路的任务很简单在电路上电后强制向偏置环路的某个节点注入一小段电流把电路推离零电流的简并点让它稳定到正常工作点一旦正常工作启动电路就要“撒手”不能影响偏置的精度和功耗。常见的启动电路方案是给偏置电路的某个节点加一个MOS管它的栅极连到另一个电位当偏置电流为零时这个启动管能导通并注入电流当偏置电流建立起来后启动管的栅极电压被拽到让它关断的电平整个启动过程就自然结束了。设计启动电路时要特别注意两点一是启动管的尺寸不能太大否则正常工作时它仍然会漏电影响偏置精度二是启动电路本身不能引入新的简并点否则可能从一个坑里爬出来又掉进另一个坑里。我通常会在启动电路上串一个小的限流电阻或者用倒比管W/L远小于1来限制启动电流的注入量这个细节能有效提高启动的可靠性。3. 完整设计实操0.18μm CMOS工艺下的10μA偏置电路3.1 先把规格和目标写清楚光讲原理不够这里我用一个具体的例子走一遍设计流程。假设我用的工艺是0.18μm CMOS电源电压1.8V目标是把偏置产生电路做成10μA的基准电流给片内的一个运算放大器和一个比较器提供偏置同时扇出两路镜像电流。在动手画原理图之前我会先把规格表写清楚目标值如下参数目标值备注基准电流10μA典型值电源电压1.8V ± 10%波动范围1.62V到1.98V工作温度-40℃到85℃覆盖常用商业级范围电流温度系数 500 ppm/℃对温度漂移的约束电流随电源变化 1%电源抑制要求启动时间 5μs上电后建立稳定工作点的时间总静态功耗车 30μA以内包含基准核和镜像支路输出电流偏差片间 ±10%以内考虑工艺角和失配这个规格对应的是一个中低精度的偏置需求不需要上带隙基准那样复杂的结构但也不能就用最简陋的自偏置电流源因为温度系数500ppm/℃靠纯自偏置结构压起来有难度。我最终选择的结构是以Vbe/R为核心做负温度系数电流再叠加一个PTAT电流进行一阶补偿整体电路大约用到12颗晶体管加2颗电阻。3.2 参数计算怎么落地确定结构后参数计算是设计过程里最繁琐也最关键的一步。我先从核心支路开始算。目标基准电流是10μA如果采用Vbe/R结构那么核心支路的电流主要取决于Vbe与电阻的比例关系。在0.18μm标准CMOS工艺里一般会用寄生垂直PNP管也可用二极管连接的NMOS替代但温度特性不如PNP。取典型Vbe0.7V为了产生10μA电流电阻R的值可以计算为R Vbe / I 0.7V / 10μA 70kΩ但要注意Vbe的温度系数是负的所以这个支路的电流是CTAT直接用它作为基准电流会导致温度系数为负。所以我需要另一条PTAT支路来补偿。PTAT电流可以通过一个ΔVbe电阻转换得到ΔVbe的典型公式是ΔVbe (kT/q) * ln(N)其中N是两个PNP管的发射极面积比k是玻尔兹曼常数T是绝对温度q是电子电荷。取N8室温300K下ΔVbe约等于54mV。如果要产生一个正温度系数分量设这个支路的电流等于5μA300K那么电阻R2就是R2 ΔVbe / I 54mV / 5μA 10.8kΩ然后我把CTAT支路电流和PTAT支路电流按比例相加通过电流镜合成得到基准输出电流。两条支路温度系数的配比是一阶温度补偿的关键。按经验值CTAT电流的温度系数约为-3300 ppm/℃PTAT电流约为3300 ppm/℃两者按合适的比例叠加输出电流的温度系数就能压到几百ppm/℃以内。这个比例不是拍脑袋算出来的需要反复仿真修调。MOS管尺寸的选择主要靠饱和区电流公式来估算。对于参考管我要求它在10μA电流下VDS(sat)尽量小给输出摆幅留空间。0.18μm工艺下取NMOS的W/L2μm/2μmμnCox约200μA/V²估算VDS(sat)约为VDS(sat) sqrt(2 * I / (μnCox * W/L)) sqrt(2 * 10 / (200 * 1)) ≈ 0.316V这个值在1.8V电源下可以接受。为了进一步降低沟道长度调制效应的影响电流镜管的L我建议取2μm以上不要用最小沟道长度这是一条非常实用的经验法则。最小L虽然减小了面积但输出阻抗低电源抑制能力差后期问题一大堆。3.3 仿真验证流程与关键节点检查参数算完只是第一步真正的考验在仿真环节。仿真不是“跑一遍看结果”这么简单而是要有针对性地验证每一个风险点。我的验证流程一般分为三步第一步是DC扫描验证。在Cadence ADE环境里把VDD从0V扫到2V观察核心基准电流随电源电压的变化情况。这个扫描能直接看出电路有没有工作在预设电流点电源抑制能力够不够。如果VDD在1.6V附近时电流明显掉下来说明某些管子退出了饱和区这时要回头检查是哪个管子的VDS裕量不够。第二步是瞬态启动仿真。给VDD加一个上升沿观察偏置电流从0到稳定的建立过程。这里要留一个心眼上电爬升速度对启动结果影响很大我习惯分别仿真快爬升10ns和慢爬升1ms两种情况确认电路在快慢两种电源爬升条件下都能正常启动。如果发现慢爬升时启动失败通常是启动电路注入的电流太弱推不动环路的简并点需要增大启动管的瞬态导通能力。第三步是蒙特卡洛仿真。给管子加失配模型跑200次蒙特卡洛统计输出电流的分布。这一步能提前暴露版图匹配或者尺寸选择上的问题。如果标准差太大说明关键管子的面积不够需要考虑加大尺寸或改成共质心版图。很多工程师忽略这一步等流片回来才追悔莫及。我把验证项和通过标准整理成一个自查清单每次设计结束前逐项打勾验证项仿真类型通过标准基准电流绝对值DC典型工艺角下9μA到11μA电流温度系数DC温度扫描-40℃到85℃范围内变化小于±10%电流随电源变化DC VDD扫描VDD在1.62V到1.98V范围内变化小于1%启动时间瞬态所有PVT条件下5μs内稳定失配影响蒙特卡洛3σ偏差不超过±5%总功耗DC包含各支路电流总电流不超过30μA4. 常见问题与排查技巧实录4.1 启动失败和简并偏置点的判断启动失败是偏置产生电路最常见的问题表现是上电后电路输出电流为零整个芯片像睡着了一样。仿真时怎么快速判断是启动失败而不是管子漏电我的做法是看瞬态波形时同时观察偏置环路关键节点的电压。如果某个中间节点电压一直卡在电源或者地的水平没有任何充电到中间电平的过程那基本可以断定是卡在简并点了。排查方向有两个。第一启动电路是否真的在“该出手时出手”了很多时候是启动管尺寸太小或者启动管到偏置节点的电阻过大导致注入的电流不足以翻转环路状态。做法是适当加大启动管尺寸或者减小限流电阻。第二启动电路是否在正常工作后“全身而退”如果启动管一直没有关断会让偏置电路多出额外的电流路径导致输出电流偏离设计值这种问题在DC扫描里很容易看出来但需要额外检查启动管的关断状态。我习惯在仿真时直接查看启动管的VGS确认工作稳定后VGS已经低于阈值电压。4.2 电流随电源电压漂移太大如果DC扫描时发现电流对VDD的依赖超过1%第一个要怀疑的就是MOS管退出了饱和区。0.18μm工艺下1.8V电源本来裕量就不宽裕如果把几个管子叠起来每个管子分到的VDS可能只剩下几百毫伏一遇到工艺角变慢、Vth偏高的拐角某些管子就直接掉到线性区电流瞬间变得跟VDD强相关。解决办法有几个一是降低堆叠层次传统Cascode结构的输出阻抗很高但需要耗费很多电压裕量二是改用低阈值管或者Native管作为Cascode的底部管把电压裕量挤出来三是适当加大各管的沟道长度L提高输出阻抗但代价是面积变大寄生电容变大环路稳定性可能需要重新检查。我个人更倾向于优先调L而不是急着换管子类型因为换管子类型对工艺库的依赖和仿真模型的风险更大。另一个小技巧是给偏置电流镜的源极串一个小电阻做源极退化用电阻的负反馈把输出阻抗抬上去这个办法尤其适合低电压场景。4.3 温度系数超标怎么办温度系数超标通常表现为室温下基准电流是对的但温度一拉高或者拉低电流明显偏离目标整个芯片在高温或者低温下的性能发生变化。这时候要区分是设计问题还是模型问题。设计层面的原因大多是一阶补偿比例没调好。Vbe/R结构要靠PTAT电流和CTAT电流精确配比才能把温度系数压下来这个比例对PNP管的面积比N和电阻R2的值都很敏感。如果仿真发现温度曲线不是“钟形”而是单边斜线那大概率是补偿过冲或欠补偿需要调整PTAT支路的电流权重。调法很简单把PTAT支路的镜像比例系数从1改到1.2再跑一次温度扫描看曲线的中点和端点差值反复迭代几次就能找到最优权重。模型层面的原因则要检查电阻类型的选择。比如N阱电阻的温度系数较大高阻多晶硅电阻也有各自的温度特性如果工艺库里的电阻模型不准仿真结果和实测对不上也不奇怪。所以做偏置电路时电阻选型要优先选择温度系数稳定、工艺偏差小的类型比如无硅化多晶硅电阻P Non-Silicided Poly Resistor然后在版图上做好dummy电阻匹配尽可能降低电阻对温度的影响。4.4 问题速查表把多年调试偏置电路遇到的各种问题整理成速查表方便大家在实际设计时对照排查现象可能原因检查方法修复措施上电后无电流简并偏置点未解除瞬态看中间节点电压是否悬空加大启动管、减小限流电阻电流随VDD变化大管子退出饱和区DC扫描检查各管VDS降低堆叠、加大L、源极退化温度曲线单调下倾CTAT补偿不足温度扫描对比PTAT支路增大PNP面积比或PTAT权重温度曲线单调上翘PTAT补偿过冲同上减小PTAT支路镜像比例蒙特卡洛偏差大关键管子面积不足蒙特卡洛统计加大W/L、版图共质心匹配启动管始终导通启动管关断状态设计错误DC检查启动管VGS调整启动管栅极接入点输出电流振铃环路相位裕量不足AC扫描环路增益增加主极点电容或增大L高温漏电严重亚阈值区漏电未考虑温度功耗联合仿真用厚栅氧管、增加衬底偏置这些坑我基本都踩过一遍最深刻的体会是偏置电路看起来简单但越是简单的电路越考验对器件物理和工艺偏差的理解。很多问题是等流片回来后通过示波器抓波形才暴露出来的等那个时候再改版成本和周期损失都非常大。所以强烈建议各位在设计阶段就把PVT仿真、蒙特卡洛仿真做足把这里面的问题提前压出来。最后再分享一个我个人的小习惯设计偏置电路时我会特意用理想电流源给主电路先供电把主电路调好后再切换到实际偏置电路。这样一旦主电路性能变差我能立刻判断出是偏置的问题还是主电路本身的问题调试路径清晰很多。这个习惯帮我省了大量来回排查的时间也是我做模拟IC设计这么多年最想推荐给大家的工作方法之一。