最近好几个群里都在传同一句话AI已经开始画PCB了甚至有朋友直接把AI拉出来的布线截图甩给我说比不少实习生画得还整齐。我看了之后没有急着站队而是把手头一个四层板项目重新导出来把能体验的自动化布局布线能力轮着跑了一遍又手动改了一版。折腾了一个多月我大概能回答这个让PCB工程师焦虑的问题了。先说结论放在前面AI确实能替代一部分“画板子”的机械劳动但它离“设计一块能过认证、能批量生产、能省成本、出了问题能定位”的板子还差得远更不用说直接让PCB工程师失业。真正会被AI冲击的是那些只会在EDA里拖线、不懂规则背后的电气原理、也不敢对关键信号负责的岗位。反而你越往高层走越会发现一个反常识的事实AI越强PCB工程师越要从“手画”转向“定规则、审结果、扛责任”。下面我把这次实测过程、AI的能力边界以及我自己对行业变化的判断完整拆开来讲。1. 先说清楚AI说的“画PCB”和工程师说的“设计PCB”是两码事1.1 现在的AI画板工具到底做到了哪一步借着AI大模型的东风很多EDA厂商和创业公司都冲进了PCB这个赛道。目前能看到的主要有三种形态。第一种是传统自动布线引擎的升级版。说白了自动布线本身不是新鲜事二十年前就有了只是当时的效果比较“笨”碰到复杂板子经常布不通。现在算法更成熟又有更多算力很多工具已经能把简单板的连通率做到接近100%。第二种是机器学习辅助的布局布线代表有Cadence的Allegro X AI、Quilter这类面向PCB的AI布局布线工具还有Flux AI的Copilot。这类工具会试着根据网表和约束自动摆放元件、自动扇出、自动走线甚至能主动调整部分规则。第三种是大模型对话式助手。你在EDA里问它“这个反激电源的环路怎么走最小”它能给你一堆建议有的还能帮你生成规则或脚本。但这类助手目前更接近“会画图的高级搜索引擎”离真正接手一块复杂的电源板还有距离。所以严格讲“AI已经开始画PCB了”这个说法没毛病但它画的是“满足基本网络连通和简单规则约束的图”不是“经过电源完整性、信号完整性、热设计和可制造性反复迭代后的设计”。1.2 “画出来”和“设计出来”差在哪我用一个类比来解释。AI画板就像刚毕业的助理工程师你给它一份完整网表、一套规则、一个板框它能把线连上DRC也能做到零报错。但如果你问它为什么这条时钟线要包地为什么这个开关电源的采样电阻要放在这里为什么这块铜皮要挖空它大概率答不上来。“画”是结果“设计”是决策链。一块能跑的PCB背后是无数个决策叠出来的层叠怎么选、阻抗怎么控制、回流路径在哪、哪个信号是命根子不能乱走、哪个位置必须留够安全间距、哪些铜皮要挖空来防干扰、丝印字号多大才不会糊。这些不是“布通”就能解决的。我见过不少AI拉出来的板子网络全通、间距不违规但电源环路绕了一大圈、模拟地平面被高速数字线劈成几瓣、时钟输出下面还躺着一根电源线。这种板子拿去打样也能点亮但一到EMC测试或者高温环境下问题就全冒出来了。2. 拿一块四层混合信号板做实测自动布局布线能打几分2.1 测试环境与约束条件为了不纸上谈兵我拿自己做的一块四层混合信号板做了测试。板子尺寸大概8cm乘6cm主控是MCU外挂ADC和DAC带一个反激式辅助电源板上还有USB接口和一路模拟传感器输入。这种板子的复杂度不高不低刚好能看出AI工具的成色。测试前我先把规则做得很细。板框和禁布区先画好USB差分对按90欧姆阻抗规则走模拟区域和数字区域划分清楚ADC底下要求完整地平面反激电源的主开关环路尽量小电源反馈电阻放到远离噪声区的位置所有去耦电容优先靠近电源引脚。这些约束我提前全部写进设计规则里包括线宽、间距、过孔类型、区域规则、差分对规则。然后我让AI工具按这个约束集自动布局布线。第一版它跑出来的速度确实把我惊到了整个板子从摆放元件到拉完所有走线大概只用了二十分钟。2.2 AI给出来的第一版长什么样AI跑出来的第一版网络连通性是没问题的DRC物理检查也能过差分对内等长也尽量做了匹配。单看完成度已经比很多初级工程师交出来的第一版干净。但只要仔细看问题就藏在这些漂亮的走线下面。反激电源的主开关环路被AI拉得比较开从开关管、变压器绕组到输出整流管的环路面积明显偏大这在高频开关电源里等于白送一个辐射源。ADC下方的地平面虽然没被切断但旁边有一根数字总线来回绕了好几道等于给模拟区域埋了根天线。电源反馈电路的位置也选得不好放到了噪声比较重的区域实测ADC动态范围比手工布局版本要低不少。后来我手动把电源环路重新压紧把反馈电阻移到安静区域再把数字总线从模拟地平面的啃噬区绕开同样一块板子同样元件测出来的电源纹波和ADC信噪比明显改善。这个对比不是AI布线能力不行而是它不理解“为什么这里重要”只知道“怎么走不会撞规则”。2.3 哪些板子能放手给AI哪些板子千万别放根据这次实测再加上我以前做过的各种板型我大致排了个表板卡类型AI自动布局布线可行度原因纯数字开发板、LED驱动板、低速接口板比较高信号速率低环路不敏感规则约束好就能收电源板特别是反激、正激类开关电源偏低环路面积、采样位置、地平面回流处处是坑ADC/DAC混合信号板偏低模拟区隔离、时钟走向、电源去耦都要靠经验DDR、SerDes等高密度高速板不建议完全交给AI时序、阻抗、串扰、过孔参数互相耦合需仿真验证高压板、安规相关板卡不许完全交给AI爬电距离、屏蔽、铜皮挖空位置涉及安全和认证射频板基本不适用走线就是器件驻波、耦合要靠三维电磁场仿真这表格不是我拍脑袋写的是我在测试过程中真实感受到的能力边界。AI在“约束明确、目标单一”的场景里表现很好比如纯数字板规则写清楚以后拉线比人手快而且均匀。但碰到“约束互相冲突、目标需要权衡”的场景它还没有能力做判断只会机械地在规则里找一条不会报错的路。3. 如果机器人开始走线PCB工程师的护城河到底还在哪3.1 规则和约束才是工程师真正的“底稿”以前很多人觉得PCB工程师的核心手艺是“手快、眼尖、线拉得漂亮”。但当你把AI拉出来的线给别人看时外行看不出差别内行第一件事就是问规则怎么定的。这才是关键。规则不是简单设一下线宽和间距就完了。同样一根0.3毫米的走线放在1盎司铜厚、外层、允许10摄氏度温升的条件下能流过的电流大概不到1安培但如果是内层载流能力还要打折。到底按0.5安培还是0.8安培设计取决于这根线走的是持续电流还是脉冲电流旁边有没有发热元器件过孔散热能不能兜住。AI可以帮你查表、套IPC-2221公式但它不会替你想“这里要不要加宽散热”“那里要不要铺铜减压”。再比如四层板的层叠怎么定信号、地、电源、信号中间层厚度怎么分配直接决定阻抗和回流路径。这些叠层数据是在Cadence的Cross-Section里一层一层填出来的填错了AI再怎么优化走线也救不回来。所以你看AI真正依赖的“图纸”不是原理图而是工程师定义的那一套约束系统。谁能把经验翻译成规则谁就掌握了AI的上限。3.2 信号完整性、电源完整性、EMC才是AI的“知识盲区”我经常被问到“AI会不会自己学会信号完整性和电源完整性”。我的看法是它能学会公式能跑仿真但它很难像老工程师那样在项目最开始就凭经验把风险点排出来。举个比较典型的例子ADC/DAC这类混合信号电路有几个PCB布局要点是AI不会主动替你考虑的。第一时钟源或者晶振要尽量远离模拟输入和数字总线附近最好加包地。时钟信号一旦被干扰抖动会直接变成采样噪声这不是靠走线等长能补回来的。第二模拟电源和数字电源要分开处理每个电源引脚就近放去耦电容回流地不能穿过窄的“地桥”。很多人喜欢把模拟地切开结果切完之后回流路径变长噪声反而更大。第三ADC/DAC下方要保持完整地平面不要在敏感区域开槽更不要让高速数字线从底下穿过。采样时钟下面尤其要干净。这些经验你在教科书里都能找到但它们分散在不同的章节里需要有人在实际项目中把它们串起来。AI如果只靠训练数据很难知道你当前这块板子里哪条线是“牵一发动全身”的关键路径。反激式开关电源的PCB布局就更能说明问题了。主开关管、变压器绕组、输出整流管之间的环路面积必须尽量小吸收电路要靠近开关管反馈采样电阻要走开尔文接法的路径不能和主功率回路共享铜皮。这些要求相互影响布局的时候甚至需要来回换器件位置才能找到一个最优解。AI跑出来的版本可能电气连通但环路面积偏大电流采样有共模噪声。3.3 可制造性、可测试性、成本控制AI学不会的“人情世故”除了电气性能PCB工程师的大量工作其实花在“跟人打交道”上。和板厂确认叠层和加工能力和结构工程师对齐板框和接口位置和采购沟通特殊物料和产线讨论夹具和测试点。这些事情AI一点忙都帮不上。举个很常见的细节PCB丝印模糊。很多板子明明文件没问题厂里打出来丝印还是糊成一团原因可能是丝印线太细、字宽不够也可能是丝印压在了焊盘上加工时被工艺吃掉了一部分。判断丝印放到哪个位置不会影响贴片要不要把某些丝印挪走这需要懂焊接工艺和生产流程而不是单纯改一个图层。还有铜皮挖空的问题。在AD20里用一个Polygon Cutout命令就能把铜皮挖掉但为什么挖、挖多大、间距留多少这些判断差别非常大。为高压爬电安全挖空和为了天线净空挖空完全是两套逻辑。AI可以执行“挖空”这个动作但定义“为什么要挖”的是工程师。成本控制也一样。同样的功能能不能用四层板而非六层板拼板怎么拼省料过孔能不能统一减少钻孔批次测试点能不能少放几个这些决策牵扯到良率、交期、供应链和客户预算。AI没有“预算焦虑”也不会为下个月的返工担责任。4. 目前最靠谱的落地姿势把AI当高级助理而不是当“总工”4.1 主流程要怎么改如果你不是做研究而是想马上在项目里用AI提效我建议你把流程改成“人定规则AI生成初稿人审关键点AI做局部迭代”。我的习惯是这样先把原理图和网表整理干净封装不能有坑不然AI再强也是百搭。然后把设计规则集写好包括线宽、间距、过孔、差分阻抗、区域规则、器件优先级这些是AI所有操作的“边界”。接着把结构件位置、连接器方向、主要芯片位置、禁布区固定下来这些属于“不可动资产”。做完这些我再让AI自动布局布线生成第一版。拿到第一版以后我不会急着看线走得好不好看而是按一个固定的评审清单过一遍电源环路是否最小、敏感模拟区有没有被高速数字线侵入、关键芯片的去耦电容是否真正就近、地平面有没有被撕裂、差分线有没有包裹好回流地、高压区域安全间距够不够。人工评审结束后我会把最关键的区域手动修一遍比如时钟走线、电源反馈、ADC下方的地平面。修完以后剩下的次要信号再让AI去微调。最后跑DRC、生成Gerber再和人一起核对制造文件。4.2 从Altium到Cadence再到嘉立创EDA工具实操怎么接现在主流的EDA软件基本都已经支持约束驱动的自动布局布线。不同工具切入方式不太一样但核心逻辑是一致的。用Altium Designer的话核心是Design Rules和Room布局。你可以在规则里定义不同网络类的最小间距、走线宽度、过孔尺寸再用Room把不同功能模块框起来。AI或自动布线工具会在这些规则里面寻找解。AD20开DRC检查的时候我不建议把所有检测项都打开然后无脑跑更推荐先跑Clearance、Width、Short-Circuit这些基础项再单独跑Length和Impedance要不然误报太多。用Cadence系的话重点是Constraint Manager和XNet。你要在Cross-Section里设置好层叠厚度和材料在约束管理里定义差分对等长、同网络等长、间距约束然后再交给Allegro X AI这类工具去跑。它跑出来的结果本质上是在你给它的约束空间里做全局优化。嘉立创EDA对新手比较友好画板门槛低也内置了自动布线。用它做简单板子确实快但规则还是要自己设清楚别只点一个“一键布局布线”就等着出板。你会发现规则写得越细它布出来的结果越能直接拿去用。还有一种情况值得提一下就是需要从Gerber反推PCB文件。客户只给Gerber不给源文件的时候以前全靠人工逐层描铜箔和焊盘现在有些AI辅助工具能自动识别铜箔形状和网络连接转出来的PCB文件基本可用后面再改版就方便多了。这个场景对做逆向维护的朋友帮助很大。4.3 一个人也能跑的AIPCB效率流水线我在自己团队里推了一套比较轻量的流程一个人也能跑起来。先把公司常用的板框模板、叠层模板、线宽间距规则、过孔规格、丝印字号整理成一套规则库存在本地或者共享盘里。每个新项目开始的时候先从规则库里拷一份模板根据当前项目的芯片方案改参数。这样既不会漏掉基础约束又能保证AI在同一个“口味”下输出。一般一个电源板或混合信号板我从原理图转网表开始到生成第一版自动布线控制在一个小时内。这里我特别想说的是AI画板也需要“提示词”。只不过这个提示词不是聊天框里的一段话而是一整套约束清单叠层结构、禁布区域、器件优先级、关键网络列表、区域规则。你给的信息越完整AI返回的结果越接近“可评审”而不是“可重画”。我自己实测下来的体感是AI处理次要区域真的很高效。比如一堆去耦电容的摆放、低速信号的连接、扇出走线这些重复劳动人工画又慢又容易疲劳AI一两分钟就搞定。省下来的时间我全部花在关键信号评审和仿真上这才是回报率最高的事。5. 再聊点实在的PCB工程师接下来该练什么5.1 别只卷布线去补信号与电源的基本功先说结论布线本身的价值会被AI快速稀释但懂信号完整性、电源完整性和EMC的PCB工程师会越来越值钱。以前很多人是“你先画两年板再说”因为画板过程中能积累大量直觉。但现在AI压缩了初级阶段的练习机会如果你只会拖线那AI确实能替代你很大一部分工作。反过来如果能在原理图设计阶段就介入告诉硬件工程师这种布局可能会导致串扰这种电源方案在PCB上有什么隐患你的价值就是AI替代不了的。建议至少把SI/PI这两块补一补。不需要成为仿真专家但要看懂阻抗仿真报告、串扰报告、电源压降报告。能用HyperLynx或Sigrity跑一下关键高速信号最好跑不了至少知道什么时候该找仿真工程师。5.2 学会“定义问题”学会把经验翻译成约束我在给团队培训的时候常讲一句话未来PCB工程师的核心能力是把模糊的经验变成AI能执行的明确规则。比如你以前说“电源这部分要布得干净一点”这种话AI听不懂。你要说的是主功率回路面积不能超过多少平方毫米开关节点下方禁止走敏感信号反馈电阻的采样节点必须用独立过孔回到控制芯片地去耦电容必须放在功耗引脚周围多少毫米范围内。类似的经验其实都是由很多项目教训换来的。你把它们整理成规则集AI就真的变强了。这个过程很像写代码不只是写实现还要写注释、写边界条件。如果有一天你能把你脑子里的“画板直觉”全部规则化AI对你来说就是最好的执行者。5.3 未来几年的收入逻辑AI抬高天花板也抬高门槛价格由稀缺性决定AI不会让PCB工程师整体消失但它会显著压低“普通画板”的定价同时抬高“资深系统设计”的溢价。以后企业可能不太需要专门雇一个人天天调线宽、拉等长、出一堆只有连通性的板子。这类工作确实应该自动化。但企业会很需要那种能拍板“四层够不够”“这个干扰是不是地平面引起的”“板厂反馈的工艺能不能接受”的人。这类人不是画图员而是系统设计里真正咬合电气与制造的关键节点。所以我的建议很直白如果你现在主要负责低速、简单板尽快往上补高速和电源的知识如果你已经在做高速板别再花大量时间手动调线把时间拿去读芯片手册和仿真报告如果你在中小公司主动去接原理图评审、板厂沟通、测试调试这些“脏活累活”因为这些是AI短期替代不了。我自己的习惯是AI跑完以后我一定还会手动过一遍晶体、电源环路、ADC/DAC下方的地平面和连接器附近这几处。不是不信任AI而是这些地方出错之后实验室里修板子、产线上改版的花费比AI省下来的那几个小时贵太多了。等哪天真有AI能在凌晨三点的实验室里陪我把FFT跑清楚我大概才会认真考虑转行的事。