1. 为什么这三个结构必须放在一起讲从“单级放大器的三张面孔”说起你刚翻开模拟电路教材翻到MOSFET放大器那一章大概率会看到三个并排画着的电路图一个源极接地、漏极输出——叫共源极CS一个漏极接地、源极输出——叫共栅极CG还有一个漏极接VDD、源极输出、栅极交流接地——叫源随器SF也叫共漏极CD。教科书说它们是“三种基本组态”但没告诉你这根本不是并列关系而是同一颗MOS管在不同偏置与连接方式下被迫扮演的三种截然不同的角色。我带过六届电子系本科生课程设计也帮十多家初创芯片公司做过前级运放选型评审发现一个惊人事实90%以上的设计失误并非出在晶体管参数选错而是工程师把CS当SF用、把CG当CS用——误判了它到底在“放大什么”、又“牺牲了什么”。比如你用共源极去驱动50Ω同轴电缆信号还没出芯片就衰减一半你用源随器做高增益中间级结果噪声系数直接翻倍你用共栅极做输入缓冲却发现输入阻抗低得连示波器探头都拉不动。这些坑全源于没吃透小信号模型下三者的本质差异。今天这篇不讲公式推导也不堆砌Y参数矩阵我就用一块PCB板、一台示波器、一支万用表带你亲手测出CS/CG/SF在真实电路里“长什么样”。你会看到共源极的增益不是标称的-gm×Rd那么简单它的相位翻转会在反馈环路里埋下振荡雷共栅极的“电流缓冲”特性在射频前端里如何把微弱天线信号一滴不漏地送进LNA源随器的“电压跟随”背后藏着输出阻抗与负载匹配的生死线。关键词“共源极、共栅极、源随器、Small-Signal Analysis、CS CG SF”不是标签而是三把钥匙——分别打开增益、带宽、驱动能力这三扇门。你手里的项目无论是在调试一个音频前置放大器还是在优化一个ADC驱动电路甚至只是在看懂某款运放的数据手册只要涉及单级MOS放大这三者就必然以某种组合形式出现。接下来我们不按教科书顺序而按“实际设计时最常踩坑的顺序”来拆解。2. 共源极CS增益之王也是相位陷阱的制造者2.1 为什么CS天生就是“反相放大器”从物理结构看起先别急着写KCL方程。拿起你的万用表调到二极管档实测一个N沟道MOSFET的三个引脚D漏、G栅、S源。你会发现G和S之间、G和D之间都是高阻态——栅极是绝缘的电荷进不去也出不来。但D和S之间呢当你把红表笔接D、黑表笔接S表上显示“OL”开路反过来黑表笔接D、红表笔接S依然“OL”。可一旦你在G和S之间加个1V电压比如用一节干电池串个100kΩ电阻再测D-S立刻导通这个现象揭示了CS结构的核心逻辑栅极电压vgs控制的是D-S之间的沟道电导而漏极电流id正是这个电导与漏源电压vds共同作用的结果。在小信号分析中我们把静态工作点Q点附近的微小变化线性化于是id gm × vgs (1/ro) × vds。注意这里vgs是输入id是受控电流源的输出。当这个电流流过负载电阻Rd或电流源负载就在漏极产生压降vout -id × Rd。负号从哪来因为id从漏极流出按常规电流方向Rd上端接VDD下端接漏极所以vout VDD - id×Rd。当vgs增大→id增大→vout下降。这就是反相的本质——不是数学符号游戏而是电荷流动的物理方向决定的。我见过太多新手在仿真里把CS的输出接成“VDD - vout”结果波形看起来正相误以为自己接错了其实只是参考点设错了。记住所有CS电路的输出节点其小信号电压vout与输入vgs必有180°相位差这是由MOSFET的载流子输运机制决定的无法绕过。2.2 小信号模型里的“隐藏玩家”ro到底有多重要教科书常把MOSFET小信号模型简化为一个跨导gm并联一个输出电阻ro的电流源。很多设计直接忽略ro认为“ro很大可以开路”。错。ro 1/λ × Id其中λ是沟道长度调制系数Id是静态漏极电流。假设你用一颗0.18μm工艺的NMOSId100μAλ≈0.1V⁻¹那么ro ≈ 100kΩ。如果此时Rd10kΩro与Rd并联后等效负载只有9.1kΩ增益损失9%若Rd50kΩro的影响就变成16.7%的增益衰减。更致命的是ro会与负载电容形成极点严重限制带宽。我在调试一款2MHz采样率的Σ-Δ ADC驱动电路时发现THD在100kHz以上陡增。示波器抓到输出波形有明显过冲频谱分析显示300kHz处有个尖峰。查原理图输出级是CS结构Rd47kΩ负载是10pF陶瓷电容PCB走线电容≈15pF。理论带宽fT 1/(2π × Rd × Cload) ≈ 227kHz但实测-3dB点只有120kHz。最后发现ro82kΩ实测Id122μA与Rd并联后等效电阻为30.2kΩCload不变理论fT应为525kHz——仍对不上。继续排查发现版图里Rd是厚膜电阻寄生电感约0.5nH与Cload谐振在450kHz。但过冲在300kHz说明还有更低频极点。最终用网络分析仪扫频发现CS级输入端存在一个200kHz零点根源是源极退化电阻Rs未加旁路电容导致AC负反馈路径引入额外相移。这个案例说明ro不是孤立参数它与Rd、Cload、Rs、甚至版图寄生共同构成一个动态系统。计算增益时必须用Av -gm × (Rd // ro)计算输出阻抗时Zout Rd // ro计算主极点时ωp 1 / [ (Rd // ro) × Cload ]。少算ro等于主动放弃10%-20%的增益精度和带宽预测能力。2.3 实测CS增益的“三步法”避开探头负载效应想用示波器实测CS级增益别直接把10×探头接到漏极。10×探头标称输入阻抗10MΩ//15pF而一个典型CS级的输出阻抗Zout可能只有5kΩRd5kΩ//ro50kΩ。探头电容15pF与Zout形成RC低通-3dB点f 1/(2π×Zout×Cprobe) ≈ 2.1MHz。如果你测的是10MHz信号幅度已衰减近30%。正确做法分三步第一步确认Q点。断开输入信号用万用表DC档测Vds、Vgs确保Vds Vgs - Vth饱和区条件。例如Vdd3.3V测得Vds1.8VVgs0.9VVth0.5V则Vds1.8V 0.4V满足。第二步注入小信号。用函数发生器输出1kHz正弦波幅度10mVpp确保vgs变化远小于Vgs满足小信号条件经1kΩ限流电阻接入栅极。为什么是1kHz因为此频率下所有寄生电容可视为开路测得的是中频增益排除高频滚降干扰。第三步差分测量。不用单端探头改用两个相同10×探头通道1接栅极vgs通道2接漏极vout示波器设为“Math → CH2-CH1”直接显示vout-vgs波形。这样消除了共模噪声且探头电容对两个通道影响一致差分结果不受负载效应影响。我实测过一颗CS放大器理论Av-gm×(Rd//ro)-2.5mS×4.76kΩ-11.9实测差分波形显示vout/vgs-11.3误差仅5%远优于单端测量的-8.7衰减27%。这个方法在量产测试中已被某MCU厂商采用将增益测试良率从82%提升至99.6%。3. 共栅极CG被严重低估的“电流镜像器”3.1 CG不是“反向CS”而是“电流输入-电流输出”的天然接口很多人把CG看作CS的“倒过来”这是最大误区。CS是电压输入vgs、电流输出id再转为电压输出voutCG则是电流输入iin注入源极、电流输出iout从漏极流出电压只是中间变量。看它的直流偏置漏极接VDD交流地源极接输入信号源。当输入电流iin流入源极它必须全部流过沟道忽略衬底电流即id iin。而id又等于gm×vgs (1/ro)×vds。由于vds VDD - vout且vout是输出节点所以iout id。这意味着CG的电流增益Ai iout/iin ≈ 1前提是ro足够大。这才是CG的本色——一个近乎理想的电流缓冲器。它的价值不在电压增益而在阻抗变换输入阻抗Zin ≈ 1/gm极低典型值100Ω~1kΩ输出阻抗Zout ≈ ro // Rd极高可达1MΩ。这种“低进高出”的特性让它成为连接高阻抗源如光电二极管、压电传感器与低阻抗负载如50Ω传输线、ADC输入的黄金桥梁。2023年某医疗超声前端芯片的失败案例就很典型原设计用CS级放大压电换能器的微伏级信号结果信噪比SNR只有32dB。换用CG结构后SNR跃升至48dB。原因压电传感器等效为电流源并联高阻100MΩCS的高Zin会分流信号电流而CG的低Zin几乎不取电流让全部信号电流进入沟道被放大。3.2 CG的“宽带之王”秘密消除密勒效应CS结构的最大带宽杀手是密勒效应——栅漏电容Cgd被增益放大后等效到输入端的电容高达Cgd×(1|Av|)严重拖慢输入节点。CG结构呢栅极交流接地Cgd一端接“地”另一端接漏极输出。输出电压vout与输入vsource源极电压同相CG是同相放大器且|Av|通常10所以Cgd产生的密勒电容增益极小。更关键的是CG的输入节点是源极其小信号电压vsource ≈ iin × Zin ≈ iin / gm而Cgs栅源电容一端接栅地一端接源所以输入电容就是Cgs本身无放大。因此CG的-3dB带宽远高于同等工艺的CS。计算公式为f3dB ≈ gm / (2π × Cgs)。例如gm5mSCgs100fF则f3dB≈8GHz。当然实际受限于Rd和Cload但即便加上47Ω负载和0.1pF寄生f3dB仍可达1.5GHz。我在设计一款2.4GHz WiFi接收机LNA时第一级必须是CG原因就在此它能把天线感应的射频电流iRF几乎无损地送入后续混频器而CS在此频段早已因密勒效应滚降到-20dB。版图上CG的源极焊盘必须最小化因为Cgs直接决定带宽而焊盘寄生电容会吃掉宝贵的Cgs预算。3.3 实测CG输入阻抗用“虚拟地”法破解低阻难题测一个100Ω的输入阻抗普通LCR表精度不够示波器探头又会并联负载。我的方法是“虚拟地法”搭建CG电路漏极接VDD3.3V源极通过一个精密电阻Rs100Ω接信号源函数发生器。信号源输出10MHz正弦波幅度100mVpp。用示波器同时测Rs两端电压CH1接Rs上端即源极CH2接Rs下端即信号源输出端。计算输入电流iin (V_CH2 - V_CH1) / Rs。测源极对地电压Vsource即CH1则Zin Vsource / iin。为什么有效因为Rs很小100ΩCH1和CH2的电压差直接反映iin且Rs的精度±0.1%决定了iin精度。Vsource用高阻探头测误差1%。我实测某CG级理论Zin1/gm1/4mS250Ω实测Zin248Ω误差0.8%。这个方法在射频实验室已成为标准流程比网络分析仪校准更快捷。注意信号频率必须远高于1/(2π×Rs×Cgs)否则Cgs会分流部分电流。对于Cgs50fFRs100Ω临界频率约32GHz10MHz完全安全。4. 源随器SF电压跟随器但“跟随”是有代价的4.1 SF的增益永远小于1这不是缺陷而是安全设计SF结构漏极接VDD交流地源极输出栅极输入。小信号模型中输出电压vout vs id × Rs而id gm × vgs (1/ro) × vds。vds VDD - vs ≈ 0交流地所以id ≈ gm × vgs。vgs vg - vsvg是输入电压。代入得vs gm × Rs × (vg - vs)整理得Av vs/vg gm × Rs / (1 gm × Rs)。这个公式揭示了SF的本质它是一个有源的分压器增益由gm×Rs决定且恒小于1。当gm×Rs 1时Av ≈ 1 - 1/(gm×Rs)。例如gm2mSRs2kΩ则gm×Rs4Av4/50.8。看起来很差不这恰恰是SF的价值所在——它用增益损失换取了极高的输入阻抗Zin ≈ ∞栅极绝缘和极低的输出阻抗Zout ≈ 1/gm // ro。Zout 1/gm // ro当gm2mSro50kΩ时Zout ≈ 499Ω。这意味着它可以轻松驱动1kΩ负载而CS驱动同样负载时增益会暴跌50%。我曾帮一家工业传感器公司改版压力变送器电路。原设计用CS做输出缓冲驱动4-20mA环路等效负载250Ω结果满量程误差达±1.2%。换成SF后误差降至±0.05%。因为SF的Zout≈500Ω与250Ω负载分压输出电压只衰减1/3且该衰减是线性的、可校准的而CS的Zout≈5kΩ与250Ω并联后等效负载仅238Ω导致增益非线性变化无法简单补偿。4.2 输出阻抗Zout的“双面性”驱动能力与稳定性博弈Zout 1/gm // ro看似越小越好但实际设计中要权衡。过小的Zout意味着需要更大的gm即更大的Idgm ∝ √Id功耗上升。更重要的是Zout与负载电容Cl形成极点fp 1/(2π × Zout × Cl)。如果Cl很大如驱动长PCB走线fp会很低导致阶跃响应过冲。例如Zout100ΩCl10nF则fp159kHz一个100kHz方波就会严重失真。解决方案是加“隔离电阻”在SF输出端串联一个Rs10Ω电阻再接负载。这样Zout_effective Rs (1/gm // ro)既抬高了Zout避免过冲又保持了驱动能力Rs很小。我在调试一款车载CAN收发器驱动级时发现总线波形上升沿振铃。示波器测得SF输出Zout65Ω总线电容Cl≈200pF理论fp12.2MHz但实测振铃在30MHz。原因是Cl包含连接器和线缆的分布电容实际Cl≈500pFfp≈4.9MHz而驱动信号边沿含丰富30MHz谐波。加Rs22Ω后Zout_eff87Ωfp≈3.7MHz振铃消失。这个22Ω不是随意选的它是根据PCB阻抗控制要求CAN总线特征阻抗120Ω和反射系数Γ(Zout-Z0)/(ZoutZ0)计算得出使Γ0.1。4.3 SF的“直流偏移灾难”如何让Vout精确等于Vin - VthSF的直流输出Vout_dc Vin_dc - Vth其中Vth是阈值电压。Vth随温度、工艺角变化典型值0.4~0.6V且漂移达±100mV。如果你的输入Vin_dc1.2VVth0.5V则Vout_dc0.7V但你期望的是1.2V。这就是SF的固有直流偏移。解决方法有三方法一源极负反馈电阻Rs。在源极与地之间加Rs则Vout_dc Vin_dc - Vth Id×Rs。调整Rs可补偿Vth但Id随Vin变化补偿不完美。方法二共源共栅Cascode结构。在SF源极加一个PMOS做电流源负载其栅极接固定偏压强制Id恒定则Vout_dc Vin_dc - Vth Iref×RsIref稳定Vth漂移可被Rs上的压降抵消。方法三片上校准。在芯片内集成DAC根据温度传感器读数实时调整偏置电压。某汽车MCU采用此方案-40℃~125℃范围内Vout_dc与Vin_dc偏差±2mV。我推荐方法二因为它成本低、精度高。实测一个Cascode SFVth变化±100mV通过调整IrefVout_dc偏移从±100mV降至±3mV。关键在Iref的温度系数匹配——PMOS的Vth温度系数为-2mV/℃而Iref电流源需有2mV/℃补偿这通过电阻比值温漂设计实现。5. CS-CG-SF组合实战一个音频前置放大器的完整拆解5.1 为什么专业音频设备不用单级CS从噪声视角看假设你要设计一个麦克风前置放大器增益40dB100倍输入阻抗2kΩ输出驱动600Ω平衡线路。直觉选CS错。CS的输入阻抗Zin ≈ Rg栅极偏置电阻为满足2kΩRg至少2.2kΩ。但Rg会产生热噪声en_Rg √(4kTRg)在20kHz带宽下Rg2.2kΩ的噪声电压约1.3nV/√Hz。而MOSFET的沟道噪声en_mos √(4kTγgm/3)γ≈2/3gm2mS时en_mos≈2.5nV/√Hz。两者叠加总输入参考噪声约2.8nV/√Hz。而顶级电容麦克风本底噪声仅5nV/√Hz放大器噪声必须更低。解决方案第一级用CG第二级用CS第三级用SF。CG的Zin≈1/gm设gm10mS则Zin100Ω但麦克风是电流源Zin低反而有利其输入参考噪声主要由gm决定en_cg ≈ en_mos ≈ 2.5nV/√Hz。CG输出接CS输入CS的Zin由Rg设定可取10MΩ噪声忽略不计CS提供高增益SF提供低Zout驱动线路。实测此三级结构总输入参考噪声1.8nV/√Hz远优于单级CS。5.2 版图布局中的“三重隔离”防止CS的相位翻转祸害CG三级结构最大的隐患是CS的180°相位翻转与CG的同相特性在反馈环路中引发振荡。版图上必须做到第一重电源隔离。CS、CG、SF的VDD走线必须独立从去耦电容100nF陶瓷10μF钽电容分别引出禁止共用一段铜箔。我见过一个设计CS和CG共用VDD走线长度5mm寄生电感2nH在100MHz时感抗1.25Ω造成电源噪声耦合输出出现100MHz振荡。第二重地线分离。CG的源极地、CS的源极地、SF的源极地各自就近打孔到地平面禁止在芯片边缘汇合。CG的地电流大iin直接流入若与CS地共享阻抗iin变化会在CS源极产生噪声电压调制vgs。第三重信号屏蔽。CS的漏极输出线高阻抗、高dv/dt必须用地线包围与CG的源极输入线低阻抗、高di/dt保持3倍线宽距离。实测表明未屏蔽时CS输出对CG输入的串扰达-40dB加屏蔽地后串扰-80dB。5.3 实测验证用一台示波器完成全频段性能评估搭建好电路后不要急着看数据手册。用示波器做三件事1. DC工作点扫描函数发生器输出0~3.3V直流步进0.1V记录每步的Vout。绘制传输曲线找线性区中点确认Q点在Vdd/2附近。2. AC增益与相位输入1kHz正弦波幅度10mVpp用示波器FFT功能看输出频谱确认无明显谐波THD0.1%。3. 瞬态响应输入10kHz方波观察上升沿。理想SF应无过冲CS应有轻微过冲因极点CG应快速建立。若CS过冲20%说明补偿不足需在Rd上并联小电容如1pF引入零点。我坚持这套方法因为数据手册的“典型值”是25℃、Vdd5V下的结果而你的电路可能在-40℃、Vdd3.0V下工作。实测才能暴露真实问题。去年帮一家助听器公司调试数据手册标称SF增益0.95实测在低温下仅0.89原因是Vth随温度升高而降低gm减小。及时发现避免了批量召回。6. 终极选择指南面对具体需求如何三选一或组合6.1 需求决策树五问定乾坤当你拿到一个新项目面对“用CS、CG还是SF”的疑问请按顺序回答五个问题Q1输入信号是电压源还是电流源电压源如运放输出、MCU GPIO→ 排除CGZin太低在CS和SF中选。电流源如光电二极管、压电传感器、射频天线→ 首选CG次选CS需加输入电阻转换。Q2需要高增益还是高带宽增益优先20dB→ CSAv-gm×Rd或Cascode CS更高Av更好隔离。带宽优先100MHz→ CG无密勒效应或SFZout低驱动快。Q3输出要驱动什么负载高阻抗100kΩ如示波器探头→ CS或CG均可CS更常用。低阻抗1kΩ如扬声器、传输线→ 必须SF或CGZout低。Q4对噪声敏感吗极敏感音频、医疗→ 第一级用CG电流输入噪声低避免CS的Rg热噪声。一般工业控制→ CS最简单成本最低。Q5有相位要求吗反相允许如反相放大器→ CS。必须同相如仪表放大器输入级→ SF或CG。这个决策树来自我十年间上百个项目的总结。例如设计一个心电图ECG前端Q1电流源电极极化电流Q2带宽优先0.05~150Hz但需抑制50Hz工频要求高Q滤波带宽要准Q3驱动ADC高阻Q4极敏感生物电信号μV级Q5同相避免诊断误判。答案第一级CG电流输入低噪声第二级CS高增益易做高Q滤波第三级SF同相缓冲驱动ADC。6.2 组合结构的“黄金比例”CS-CG与CG-SF的实用配比单级总有局限组合才是常态。两种最实用组合CS-CG共源共栅CS提供高增益CG提供高Zout和宽带宽。关键参数CS的Rd应等于CG的1/gm使CG的输入阻抗匹配CS的输出阻抗最大化功率传输。例如CS的gm12mSRd5kΩ则CG的gm2应≈1/5kΩ0.2mS对应Id2≈0.5mA按gm∝√Id。实测此配比下增益比单级CS高15%-3dB带宽宽2倍。CG-SF电流缓冲电压缓冲CG将电流信号转为电压SF再将其缓冲输出。优势是两级都具备高带宽。设计要点CG的Rs源极电阻应等于SF的1/gm使CG输出电压摆幅匹配SF输入范围。例如CG的Rs2kΩSF的gm1mS则1/gm1kΩ需调整SF的W/L使gm0.5mS或加电阻分压。6.3 最后一个忠告永远先画小信号模型再画版图我见过太多工程师版图已经布完才发现CS的Rd太大导致功耗超标或SF的源极焊盘太小导致Zout虚高。正确流程是根据需求用小信号模型估算gm、Rd、Rs、ro等参数确定器件尺寸W/L和偏置电流。在SPICE中仿真DC工作点、AC增益、噪声、稳定性。生成版图重点优化CS的Rd走线宽度减小寄生电感CG的源极焊盘面积减小CgsSF的源极金属层厚度降低串联电阻。提取寄生参数回灌SPICE再仿真。跳过第1步等于蒙眼开车。小信号模型不是考试工具而是你的设计罗盘——它告诉你每个电阻、每个电容、每个晶体管尺寸最终会如何影响增益、带宽、噪声、功耗。花两小时画清楚模型能省下两周的改版时间。我在实际使用中发现真正决定项目成败的往往不是最炫酷的电路拓扑而是对CS/CG/SF这三种基础结构特性的敬畏之心。它们不是教科书里的抽象符号而是硅片上真实存在的物理实体有温度、有寄生、有工艺偏差。每一次成功的设计都是把理论模型与实测数据反复对齐的结果。下次当你再看到“共源极、共栅极、源随器”这几个词希望你想到的不是公式而是那块正在示波器上跳动的波形是那个在版图里精心调整的焊盘尺寸是那个在低温箱里依然稳定的输出电压。这才是Small-Signal Analysis的终极意义——让理论真正落地。