做EMC整改这些年最常被问到的问题就是为什么我的板子一上电测试辐射发射就超标明明原理图是照着参考设计画的器件也用了规格书推荐的型号怎么到了实验室就不行说实话EMI这东西理论是一回事实际板子又是另一回事。很多时候问题不在大方向而在那些容易被忽略的细节——环路面积、走线方式、接地处理甚至一个电容的摆放位置都能让测试结果天差地别。这篇文章我就拿一个真实的电源产品辐射发射超标案例来拆解从现象定位、根因分析到整改落地把整个排查过程完整走一遍。内容涉及emi滤波电路的设计思路、emi电路的参数选型以及PCB布局怎么过emi这些大家最关心的问题。不管你是刚入行的硬件工程师还是被EMC问题折磨过几次的老手这篇文章里的思路和方法应该都能给你一些参考。1. 案例背景与超标现象1.1 产品基本信息和测试场景先说下这个产品的基本情况。这是一款工业控制设备内部的辅助电源模块输入是24V直流输出三路5V/2A、3.3V/2A和12V/0.5A总功率大概在15W左右。拓扑结构选用的是反激式开关电源开关频率设置在65kHz。这个频率选择其实挺典型的65kHz在低功耗辅助电源里很常见成本和控制IC的选择都比较成熟。测试标准是CISPR 32也就是多媒体设备的电磁兼容标准辐射发射测试在3米法电波暗室进行测试频段覆盖30MHz到1GHz。在正式跑认证之前按照惯例先做了一次摸底测试。就是这个摸底测试问题一下子就暴露出来了——整机辐射发射在49.5MHz附近出现了一个明显的尖峰裕量完全不够。1.2 超标频点与幅度分析先看测试曲线。在49.5MHz那个频点上准峰值检测结果达到了46.8dBμV/m而CISPR 32在3米法下的限值是40dBμV/m算下来超出了差不多6.8dB。6.8dB看着不算大但在EMC测试里这已经是需要认真对待的问题了如果直接拿这个结果去正式测试肯定是过不了的。从频谱特征来看这个超标信号有几个明显的特点第一频点很固定不是那种宽带的底噪抬高而是一个尖锐的单点第二49.5MHz这个频率和开关频率65kHz之间没有直接的整数倍关系说明它不是简单的开关谐波直接辐射第三在这个频点周围还有几个小一些的谐波峰但是幅度都低于限值。做EMC整改的人都知道超标频点分析是第一步也是最关键的一步。频点特征直接决定了排查方向。如果超标点正好是开关频率的整数倍那大概率是开关波形本身的谐波问题如果像这个案例一样频点跟开关频率对不上就要考虑是不是产生了谐振——通常是寄生参数和滤波元件之间形成了某种谐振回路。另外还要注意一个细节49.5MHz这个频段的辐射很多时候不是PCB上直接辐射出来的而是通过线缆带出来的。产品有几根对外连接线包括电源输入线和通信线这些线缆在暗室里的摆放方式也会影响测试结果。后面排查的时候这个因素确实被验证了。2. 超标根因排查2.1 干扰源定位从开关波形入手排查EMI问题我的习惯是先从源头看起。虽然这个超标频点不是开关频率的整数倍但开关波形里的高频振铃成分往往是各种莫名其妙辐射的源头。用示波器测了一下功率MOSFET的漏源电压波形果然发现了问题——在MOSFET关断瞬间漏源电压上叠加了一个高频振铃频率大概在48MHz到52MHz之间幅度接近输入电压的三分之一也就是差不多8V的过冲。这个振铃频率和实测的超标频点高度吻合基本可以确定就是这个振铃能量在某个路径上被辐射出去了。这个振铃的来源本质上就是变压器的漏感和MOSFET的寄生电容Coss之间形成的LC谐振。反激拓扑里MOSFET关断时漏感中的能量无处释放就会和寄生电容来回充放电形成高频振荡。正常情况下这个振铃的能量不算大但问题是它的频率落在了FM广播频段附近正好是辐射发射测试特别敏感的频段加上后面某个环节形成了有效天线就把能量辐射出去了。所以排查结果的第一条干扰源就是MOSFET关断时的漏感-寄生电容谐振振铃频率约50MHz。2.2 传播路径分析环路天线的形成找到了源头第二步就是看这个振铃能量是怎么跑出去的。高频电流传播路径有两条传导路径和辐射路径。这个超标是辐射发射所以重点看辐射路径。检查PCB布局的时候发现了一个典型问题输入端的滤波电容到MOSFET漏极之间的功率回路也就是“输入电容正极→变压器初级→MOSFET漏极→MOSFET源极→输入电容负极”这个环路面积太大了。量了一下这个环路的大致尺寸是35mm×20mm算下来环路面积有700平方毫米左右。这里要解释一个基本概念环路天线效应。任何流过高频电流的闭合环路都相当于一个环形天线环路面积越大辐射效率越高。在反激电源里开关管开通和关断瞬间的电流变化率di/dt很高这个di/dt会在功率环路里产生高频电流环路就成了辐射源。700平方毫米的环路面积在50MHz频段上的辐射效率是相当可观的。实测数据也印证了这一点用手持近场探头沿着这个环路区域扫了一圈在49.5MHz附近能探测到明显的场强信号。另外输出侧的整流二极管回路也有类似问题。二极管反向恢复瞬间会产生一个很高的di/dt如果输出回路也形成一个较大的环路同样会贡献辐射。所以排查结果的第二条传播路径就是功率环路面积过大形成了高效的环形天线。2.3 天线因素线缆的二次辐射干扰源和传播路径都有了还差最后一个要素——天线。PCB上的微带结构在50MHz频段并不是特别高效的辐射体除非有比较长的走线否则单靠PCB本身很难把信号辐射到6.8dB超标的程度。这里就要提到线缆的作用了。产品上有一根约1米长的通信线对在暗室测试时按照标准要求自然垂落摆放。这根线缆在50MHz频段上非常容易形成共模天线——PCB上的高频干扰通过某种耦合方式把共模电流“灌”到了线缆上线缆就成了一个很长的单极天线把能量辐射出去。验证方法也不难用手捏住或者用铁氧体磁环夹在通信线缆靠近PCB的一端再去观察频谱仪上的峰值变化。实测发现当磁环夹上去之后49.5MHz那个尖峰下降了差不多3-4dB。这就说明线缆辐射贡献了很大一部分超标能量。到这里整个超标机理基本理清楚了MOSFET关断振铃干扰源→ 大环路面积传输路径→ 线缆共模辐射天线三个要素凑齐了辐射超标就是必然结果。3. 整改措施与验证3.1 针对干扰源的整改调整栅极驱动与吸收电路源头上的振铃问题最常见的手段是调整栅极驱动电阻和增加RC吸收电路。先看栅极驱动电阻。之前用的是10Ω的栅极电阻关断速度比较快这使得漏源电压的变化率dv/dt很高容易激发振铃。我把栅极电阻加大到了22Ω这样关断过程会放缓一些振铃幅度能明显减小。但这里有个取舍栅极电阻加大之后开关损耗也会相应增加电源效率会降低一点点。好在辅助电源对效率的敏感度还好这个代价可以接受。同时在变压器初级绕组两端加了一个RC吸收电路也就是RCD吸收。这里的原理是给漏感能量提供一个低阻抗的泄放通道让它不要和寄生电容来回振荡。我选了100Ω的电阻和470pF/100V的瓷片电容串联放在变压器初级和MOSFET漏极之间直接焊接在引脚附近。加了这个吸收电路之后再测漏源波形振铃幅度从8V降到了2V出头效果非常明显。高频振铃的能量被大幅削弱源头上的干扰就小了。3.2 针对emi滤波电路的优化重新设计输入滤波器根治EMI问题源头抑制是一方面滤波也是一方面。原来的输入滤波电路只有一个22μF的电解电容和一个0.1μF的高频瓷片电容并联对于高频共模干扰的抑制能力明显不足。这里就需要重新设计emi滤波电路。我加了一级共模电感型号选了TDK的ACT45B-510-2P感量51μH额定的差模电感量大约5μH。然后在共模电感前后各放了一颗X电容前端是0.22μF后端是0.1μF形成一个π型滤波结构。选型的时候要注意几个点共模电感的谐振频率要避开电源的开关频率和高频振铃频率。我选的这颗51μH共模电感自谐振频率大概在几MHz到十几MHz对它后面的高频段呈现的是电感特性能有效阻隔高频共模电流。X电容的容量选择也要平衡容量太大会影响传导发射的低频段测试容量太小对高频滤波效果又不够。另外在共模电感后面靠近电源模块的位置加了一颗470pF的Y电容跨接在输入回路和机壳地之间给共模电流提供一个对地回流的低阻抗路径。这个Y电容的容值不能太大漏电流限制在那里摆着470pF在工频下的漏电流可以忽略不计安全上没有问题。滤波电路的走线布局也很关键。共模电感的两侧走线不能平行靠近否则高频能量会直接通过寄生电容跨过电感耦合过去滤波效果大打折扣。3.3 针对传播路径的整改缩小功率环路面积PCB布局的修改是这次整改中工作量最大也是效果最直接的一项。目标很明确把MOSFET功率回路的天线效应减到最小。原来的布局是输入电容在板子的左侧MOSFET在中间变压器在右侧三者之间的距离比较远环路面积自然就大了。调整为新的布局时我遵循了几个原则输入电容尽量靠近MOSFET的漏极和源极变压器初级引脚也尽量靠近MOSFET的漏极输入电容的负极和MOSFET的源极之间的连线尽量短而粗。调整后的功率环路面积从原来的700平方毫米缩小到大约120平方毫米缩小了接近六倍。按照环形天线辐射功率与环路面积平方成正比的关系来估算这个改动理论上能降低约15dB的辐射能量实际测试效果虽然没这么理想但贡献确实巨大。输出二极管的环路也做了同样的处理输出电容尽量靠近二极管让“变压器次级→二极管→输出电容”这个回路的面积尽可能小。次级绕组的电流变化率同样很高如果不处理整改后很可能又冒出来一个新的超标频点。3.4 针对线缆辐射的整改接口处增加共模滤波线缆辐射的问题最彻底的解决办法是在接口处把共模电流滤掉。产品通信线缆的接口板上增加了一颗共模电感感量选的是50Ω/100MHz的磁珠型号放在连接器附近。磁珠和共模电感的作用机制不同共模电感对低频共模电流有较大的感抗磁珠则是在高频段呈现电阻性损耗把高频能量转换成热量消耗掉。对于50MHz频段的共模电流磁珠是很合适的选择。这里有一个细节值得多说一句磁珠的安装位置必须尽量靠近连接器让磁珠到连接器之间的走线尽量短。如果这段走线长了走线本身也会像一个小的单极天线把干扰辐射出来。我在实际项目中见过不少次磁珠加了但位置不对滤波效果大打折扣的情况。如果产品结构允许在连接器外壳和机壳之间做好360°屏蔽搭接也能有效抑制线缆共模辐射。但这个产品是塑料外壳屏蔽搭接的条件不具备所以主要依靠接口滤波来解决。3.5 整改后测试结果所有整改措施落地之后重新做了辐射发射测试。结果如下表所示测试频点整改前dBμV/m整改后dBμV/m限值dBμV/m结果49.5MHz46.832.540通过余量7.5dB33.2MHz38.131.240通过余量8.8dB62.8MHz36.430.140通过余量9.9dB143.5MHz31.228.340通过余量11.7dB全频段扫描之后最高点出现在32.6MHz34.2dBμV/m距离限值有5.8dB的余量。这个结果用来跑正式认证基本是稳的。另外传导发射也复测了一下因为emi滤波电路改动比较大低频段可能会有变化。测试结果是好的甚至比原来还有改善之前2MHz左右的一个临界点也往下走了不少。这说明输入端π型滤波器的参数选择是合理的。4. PCB布局怎么过EMI从源头设计的经验总结4.1 功率环路最小化一条铁律这次整改让我再次确认了一个道理EMI问题的根源很多时候从一开始的PCB布局就决定了。后期加滤波、加屏蔽都是在跟物理规律博弈只有布局阶段把天线效应降到最低才是治本之道。功率环路最小化是所有开关电源PCB布局的第一原则。不管是升压、降压还是反激都有一条承载高频开关电流的关键环路把这条环路围出来的面积控制到最小辐射问题就解决了一大半。具体做法上我习惯在画板之前先把这个环路在原理图上标出来然后在布局时特意让这几个器件尽量靠近。用一句话总结就是输入电容挨着开关管开关管挨着磁性元件输出二极管挨着输出电容电容的回路走线短而粗。4.2 接地策略单点接地与分割接地问题在EMC里是最微妙的。这个案例里控制芯片的地、功率地、输出地在最初版本上用的是统一的整块铜皮看起来接地很好但问题恰恰出在“什么地方都接地”上——数字控制电路里的高频噪声会顺着地平面跑到功率回路里去反过来功率回路的高频能量也会耦合到控制信号上形成共模电流。整改时我把功率地和信号地在物理上做了分割在芯片附近用单点连接形成一个明确的电流回流路径。这样控制电路的信号回流不会穿过功率环路功率环路的高频电流也不会大面积扩散到整块地平面。需要注意的是地分割并不是越多越好分割不当反而会造成地平面不连续引入新的EMI问题。基本原则是低频电路可以单点接地高频电路需要完整的地平面作为回流路径。开关电源里的功率级是高频大电流控制级是低频小信号两者分区布局、单点相连是比较合理的方案。4.3 布局分区按照电流性质划分区域布局分区的思路也很重要。把电路按电流性质分为几个区域功率输入区输入电容、变压器初级、MOSFET、输出整流区变压器次级、二极管、输出电容、控制区控制IC、反馈电路、光耦。每个区域的器件集中摆放区域之间保持合理的间距避免交叉走线。这样做的好处有两个一是功率区的强干扰信号不会通过走线耦合到控制区二是控制区的敏感信号也不会被功率区的高频场干扰。在layout阶段就把这种“物理隔离”做出来远比后期发现问题再想办法省事。还有个细节敏感信号线比如反馈电压采样线要尽量远离功率走线如果实在避不开最好用地线在两侧做包地处理。我在这个案例里就调整了反馈信号线的走向让它绕开了MOSFET的漏极区域避免再次引入噪声。4.4 层叠与参考平面给高频电流一条好路如果是多层板设计层叠方案对EMI的影响甚至比布局更大。四层板的经典叠层是“信号-地-电源-信号”让第二层作为完整的地平面所有信号走线都有紧邻的回流平面环路面积天然就小。对于两层板没有完整参考平面设计起来难度更大一些核心思路还是要保证关键信号线的回流路径尽量短。可以在关键器件下方铺地并且用多个过孔把上下地层缝合起来形成一个近似的参考平面。过孔缝合的间距建议小于λ/20对于50MHz频段λ/20大约是30cm这个要求很容易满足但在关键区域比如功率环路正下方还是建议多打过孔越密越好。需要注意的是即便有完整的地平面也要避免走线跨过分割槽。如果地平面被分割成几块信号回流路径就被迫绕行环路面积急剧增大反而制造出新的天线。我见过不少板子地平面看着挺完整实际上被一些机械螺丝孔、安装槽等结构分割得七零八落这种问题在布局阶段就要留意。5. 常见EMI问题排查技巧速查表做了这么多年EMC整改遇到的超标问题五花八门但最终的基本套路都是差不多的。我整理了一个排查顺序按这个顺序走大部分问题都能定位到。排查步骤具体操作判断依据1. 确认干扰源用近场探头扫描板子找到场强最大的位置探头靠近某个区域时频谱仪峰值明显升高2. 分析频谱特征观察超标频点是单点还是宽带是否与开关频率成整数倍单点尖峰多为谐振宽带多为di/dt噪声3. 区分传导/辐射判断超标是否与线缆有关夹磁环观察变化夹磁环后峰值下降说明线缆参与辐射4. 缩小环路面积检查功率回路、输出回路的布局面积环路面积大的区域近场扫描场强更高5. 调整滤波参数检查输入输出滤波电路是否充分参数是否合理滤波元件谐振频率与超标频点对比6. 加强吸收在开关管、二极管上增加RC吸收电路振铃波形幅度明显降低7. 复查全频段整改后重新扫描整个测试频段原来超标的频点下降但也警惕是不是有新频点冒出来排查过程中有几个容易踩的坑单独拿出来说一下第一不要一上来就猛加滤波器件。滤波电路是最后的补救手段不是第一选择。如果源头上的环路面积不解决光靠滤波往往事倍功半。我见过有人把输入端的电容加了一堆效果还是不好后来发现是功率环路面积太大滤波电容的位置放得再好辐射能量还是从其他路径跑出去了。第二EMI整改不要只看一个频点要全频段观察。有时候改了某个参数原来的超标点降下去了但另一个频点又冒出来了这种情况多半是因为你的整改改变了谐振条件把能量转移到了其他频率上。每次修改之后都要全频段复测不能只盯着一处。第三器件的寄生参数不能忽略。瓷片电容的容量会随着直流偏置电压升高而下降很多电容在额定电压的一半时实际容量可能只剩下标称值的60%左右。滤波电容选型的时候要考虑叠加直流偏置之后的实际容量是否满足设计要求不然会导致滤波效果达不到预期。在实际操作中我对验证有效性的做法是每做一步整改就在频谱仪上观察对应频段的变化。按上面这个顺序一步步走每一步都踩实了基本能在几次迭代之内把问题收敛到可接受的范围。这套排查方法下来这个产品只花了不到两个工作日的整改时间就通过了辐射发射测试。后来这个PCB布局的经验也被用到了同系列的其他电源上在后续的新项目开发中从一开始就把环路面积、走线方式、滤波布局这些EMI要素考虑进去后面的测试一次通过的概率高了很多省下来的认证费用和时间远远超过了初期那点设计投入。最后分享一个小技巧如果你的项目还没有进入layout阶段强烈建议画板之前就按这个思路规划一遍——把功率环路标记出来把敏感信号线理清把滤波电路的摆放位置预留好。EMC问题永远是在设计阶段解决成本最低到了实验室再改板子又要重新打样、重新测试时间和金钱的损耗只有经历过的人才懂。