1. 从一次项目选型说起为什么AD/DA参数不能只看位数1.1 项目背景一个看似不起眼的采集需求前阵子接了个小活需求说起来特别简单采集一路压力传感器的模拟输出精度要求大概到千分之一采样率不用高每秒几百次就够数据经主控打包后通过串口上传。手头正好有几颗常见的ADC位数从12位到16位不等我第一反应就是“那肯定挑16位的位数高精度就好”随手在评估板上焊了一颗16位、SPI接口的ADC配着STM32F103用CubeMX生成工程烧进去一跑数据是出来了可波动大得离谱跳字能到二十几个LSB换算成电压差不多几十微伏的抖动——按理说16位ADC在合适参考电压下一个LSB也就几十微伏理论上不该这么飘。我把问题拆开一个个查参考电压、电源纹波、PCB布局、采样时序、前端运放驱动能力甚至怀疑过SPI读取时序不对。折腾了两天最后发现问题压根不在电路而在我对参数的理解上。那颗芯片标称16位没错但当我拿它的有效位数ENOB一算实际有效的动态范围只有12位多一点前端驱动又没跟上等于花钱买了标称用了一半性能。这件事让我意识到AD/DA的选型本质上是“读懂参数表”的能力而不是“挑最大数字”的能力。位高、采样率高、价格贵都不等于适合你的系统。尤其现在嵌入式项目里主控五花八门从常见的STM32F103、ESP32到算力更强的RK3588这类应用处理器模拟前端和主控之间的配合越来越讲究选错一颗AD/DA后面调板子成本能翻几倍。这篇随笔就围绕“参数含义”这件事把AD和DA的选型逻辑从头捋一遍适合刚接触模拟前端、正在做元器件选型、或者被采集精度折磨过的朋友参考。1.2 只看位数的代价被ENOB上了一课先说结论一颗ADC的“位数”只代表它的量化台阶有多少级也就是分辨率而分辨率不等于精度。16位ADC的分辨率是2的16次方也就是65536个台阶理论最小分辨电压是参考电压除以台阶数。假设用2.5V参考一个LSB约等于38微伏。听起来很美好但芯片内部有热噪声、量化噪声、非线性、时钟抖动这些都会吃掉有效精度所以数据手册里会给出一个“有效位数”ENOBEffective Number of Bits它才是真正能用的位数。我后来复盘那颗芯片手册上标着ENOB典型值12.3位SFDR大概在某个频率下是80dB出头换算下来实际能用的动态范围远低于标称16位给出的理论值。而问题的另一半出在前端压力传感器输出阻抗偏高直接接ADC的采样电容建立时间不够每次采样电容都没充满读数自然飘。把前端加了一级运放做缓冲再配合合理的RC抗混叠跳字立马从二十几个LSB降到三四个LSB。这就是选型的第一课参数要成套地看位数、ENOB、采样率、输入结构、驱动能力必须一起评估。单看任何一个都容易踩坑。下面我把AD和DA的参数拆开逐条讲清楚它们到底在说什么、会影响什么、选型时该怎么用。2. AD转换芯片核心参数逐条拆解2.1 分辨率、LSB与量化误差位数的真实含义分辨率是ADC最直观的参数N位ADC能区分2^N个离散电平。一个LSB的电压值等于满量程电压除以2^N。比如12位ADC配3.3V满量程一个LSB就是3.3V/4096约0.806毫伏16位配2.5V参考一个LSB约38微伏。这里有个容易搞混的点满量程不一定是参考电压很多差分输入的ADC满量程是参考电压的两倍或者正负参考之间具体要看芯片是单端还是差分、参考怎么接。量化误差是分辨率带来的固有误差理论上最大是±0.5个LSB这部分无法消除只能通过提高位数或者降低满量程来减小。但实际有效误差往往远大于0.5个LSB因为还有噪声、非线性、失调等贡献。所以当你看到“16位、总误差±0.5LSB”这种描述时要留个心眼这通常指理想情况或特定测试条件下的指标。选型时先根据系统要分辨的最小信号算出需要的LSB电压再反推位数。比如你要分辨1毫伏的电压变化满量程2.5V那至少需要约2500个台阶12位4096级够用但要留余量14位或16位更稳妥。留几倍余量是常规做法因为实际有效位数总是低于标称值。2.2 采样率、奈奎斯特定律与过采样能换到什么采样率决定ADC每秒能采多少个点。奈奎斯特定律说要无失真地重建信号采样率至少要大于信号最高频率的两倍。工程上通常会取更高5到10倍甚至更多因为实际抗混叠滤波器不可能做到理想陡峭的截止留出过渡带才能把高频噪声挡在外面。采样率还跟两个东西强相关一是接口速度比如SPI能跑多快、并行总线多宽二是芯片的转换时间很多逐次逼近型SARADC的采样率和分辨率是互相制约的位数越高单次转换越慢。你在手册里会看到一个“吞吐率”参数单位通常是kSPS或MSPS这才是实际能用的最大采样率。这里有个很实用的技巧过采样加上数字平均可以换精度。如果你只关心低频信号又不需要那么高的有效采样率可以用远高于信号带宽的采样率采集然后把多个点平均理论上采样率每提高4倍平均后能多出1位有效精度。这在没有高精度ADC可用时特别有用代价是数据量和计算量上升。像STM32F103这种主控配合DMA搬运数据做过采样平均是完全可行的。2.3 SNR、SINAD、ENOB与SFDR动态性能四件套动态性能是ADC选型里最容易被忽视、却最影响实际体验的一组参数主要包括SNR、SINAD、ENOB和SFDR。SNR信噪比是信号功率与噪声功率之比单位dB理想N位ADC的SNR约等于6.02N1.76dB。16位理论SNR约98dB但实测往往低得多。SINAD信号与噪声加失真比把谐波失真也算进去比SNR更全面因为实际ADC除了噪声还有非线性引起的谐波。ENOB就是由SINAD换算来的公式是(SINAD-1.76)/6.02它直接告诉你“这颗芯片实际相当于多少位”。SFDR无杂散动态范围是最强杂散分量与信号功率之比做通信、频谱分析、雷达这类应用时特别关键因为杂散会淹没微弱信号。THD总谐波失真则量化了谐波总量。这几个参数通常是在特定输入频率、特定采样率下测的手册里会给测试条件选型时务必看清条件别拿1kHz测出来的ENOB去评估100kHz的应用。我个人的经验是做低速高精度采集重点看ENOB和噪声密度做中高速信号处理重点看SFDR和THD。前者决定你能分辨多小的直流或低频变化后者决定你能在多大动态范围内辨认信号。参数含义选型关注点SNR信号与噪声功率比决定噪声底影响小信号分辨SINAD信号与噪声加失真比综合动态性能最贴近实用ENOB等效有效位数实际可用精度优先看它SFDR最强杂散与信号比通信、频谱类应用必看THD谐波失真总量影响信号纯净度2.4 INL、DNL、失调与增益误差静态精度怎么看动态性能之外还有一组决定“准不准”的静态参数。DNL微分非线性描述每个台阶宽度偏离理想1个LSB的程度单位LSB。如果DNL超过±1LSB就可能出现丢码也就是某些数字输出对应的模拟电压根本测不到这在闭环控制里是致命的。INL积分非线性是所有台阶误差累积后的最大偏差反映整体传输曲线偏离理想直线的程度通常也用LSB表示。失调误差是输入为零时输出不为零的偏差增益误差是满量程附近的斜率偏差。这两项一般可以通过校准消除很多芯片内部就带校准寄存器。但INL和DNL是芯片固有的没法通过简单校准修好只能选更好的芯片或者做分段校准。选型时的判断标准做高精度测量INL要小于1个LSBDNL要保证无丢码做一般监控或控制INL几个LSB往往也能接受因为系统本身精度要求没那么苛刻。这里我踩过的坑是曾经为了省成本选了一颗DNL较差的ADC做位置反馈结果在某些位置读数跳变导致控制抖动最后换成DNL指标更好的型号才解决。2.5 输入结构、参考电压与前端驱动输入结构这块最常遇到的是单端和差分之分。单端输入简单但抗共模干扰能力弱差分输入能抑制共模噪声、提高动态范围还能利用差分信号的摆幅但需要差分驱动电路更复杂。常见的差分ADC满量程是正负参考或两倍参考算LSB时别弄错。参考电压是精度之源一定要重视。很多ADC内部带参考方便但精度和温漂一般要求高的场合必须用外部高精度基准源。参考源的噪声和温漂会直接进入量化结果所以选参考芯片时要看初始精度、温度系数和噪声密度。比如要求千分之一精度参考的初始误差和温漂加起来得远小于千分之一。前端驱动是最容易被忽视的环节。SAR型ADC内部有一个采样电容采样瞬间会从输入端抽取电荷如果信号源输出阻抗高采样电容建立不到目标电压读数就偏低且不稳定。解决办法是加一级运放做缓冲或者用合适的RC网络但RC的电阻又不能太大否则同样影响建立时间。这里运放选型要看带宽、压摆率、噪声和输出电流能力通常高速ADC配高速运放别拿低速运放去驱动高速ADC。注意前端RC抗混叠的截止频率要留够过渡带电阻过大还会引入热噪声和压降务必结合ADC采样时间一起计算。3. DA转换芯片选型要点3.1 建立时间、压摆率与更新率DA芯片DAC的选型和AD有很多相通之处但关注点略有不同。第一个关键参数是建立时间指数字输入变化后模拟输出稳定到目标值一定误差范围内所需的时间。比如建立时间到0.1%意味着要等到输出进入±0.1%的误差带才算稳定。建立时间越短DAC能支持的更新率越高。压摆率是输出电压变化的最大速率单位V/微秒它决定了输出大跳变时的响应速度。建立时间和压摆率一起决定了DAC在做波形合成或快速设定时的实际性能。如果你要做信号发生器或者动态设定这两个参数必须看如果只是设定一个缓慢变化的偏置电压那要求就宽松得多。更新率或采样率是DAC每秒能更新多少个点跟接口速度、芯片内部架构都有关系。实际选型时把系统需要的更新率算出来再留两倍以上余量通常比较稳。3.2 输出结构与运放配合的坑DAC的输出结构主要有电压输出和电流输出两类。电压输出自带输出运放用起来省事但驱动能力和精度受内部运放限制电流输出需要外接运放做电流转电压灵活性和性能上限更高但设计难度大。用电流输出DAC时外接运放的选型很讲究。运放的偏置电流、失调电压、噪声都会影响输出精度反馈电阻的温漂同样会引入误差。我见过有人用普通通用运放配高精度DAC结果温漂全来自运放和电阻DAC本身的高精度白搭。这类场合应该选低失调、低温漂、低噪声的精密运放反馈电阻用低温漂的金属膜或精密电阻。还有一点单电源供电的DAC输出电压往往到不了电源轨靠近两端时非线性会变差。如果系统要求输出接近0V或满电源要么选轨到轨输出的型号要么用双电源供电或加偏置电路。3.3 毛刺、INL/DNL与单调性DAC的毛刺Glitch是数字码切换瞬间输出出现的短暂尖峰尤其在多个位同时翻转时比如从0111跳到1000最明显。毛刺会干扰后级电路做精密控制时要重视。减少毛刺的办法包括选低毛刺DAC、用采样保持电路、或者在码切换时避开大跳变。INL和DNL在DAC里同样重要DNL大于1LSB会导致非单调也就是输入码增加时输出反而下降。做闭环控制时非单调可能引起振荡。单调性通常被手册单独标注选型时优先选“保证单调”的型号。DAC参数影响选型建议建立时间决定最大更新率按系统更新率留2倍余量压摆率决定大信号响应波形合成类应用必看输出结构电压/电流决定外围高精度优先电流输出精密运放INL/DNL线性度与单调性控制类必须保证单调毛刺切换瞬间干扰精密应用选低毛刺型号4. 参数之间的博弈如何把系统指标翻译成芯片规格4.1 从系统精度反推所需位数与ENOB选型最忌讳“凭感觉挑”正确做法是从系统指标反推。假设你需要测量的物理量范围是0到100千帕要求分辨0.1千帕那就是千分之一的分辨率对应约1000个台阶10位1024级刚刚够但余量太小建议至少12位。再考虑传感器本身的非线性、温漂、噪声实际需要的ADC有效位数可能要到13到14位这时候就得选标称16位、ENOB在14位以上的芯片而不是随便一颗12位。公式上可以这样走先算出需要的LSB电压再用满量程除以LSB得到台阶数取以2为底的对数得到位数最后根据系统误差预算再往上加2到4位余量。这个余量用来覆盖噪声、参考误差、前端误差和非线性。别把余量留得太紧模拟电路的误差往往比想象中大。4.2 成本、功耗、速度的三角平衡位数上去了价格和功耗往往也跟着上去。高精度ADC通常更贵、更耗电、封装更大接口也更复杂。所以选型要在成本、功耗、速度之间做平衡。做电池供电的便携设备功耗和封装是硬约束可能要在精度上妥协做台式仪器那当然优先性能。还有个实际因素供货和封装。选型时我一般会查一下芯片的供货情况、是否有评估板、封装是否便于焊接和返修。评估板选型这一步很重要有官方评估板能省下大量前期验证时间可以直接测ENOB、噪声、建立时间比看手册靠谱。尤其是现在很多国产ADC/DAC做得不错先拿评估板实测一轮再决定是否上量产风险小很多。4.3 典型场景选型对照表不同应用对AD/DA参数的要求差异很大下面这张表是我归纳的常见场景参考实际选型还要结合具体指标微调。应用场景推荐位数关键参数备注温度、压力慢速采集12-16位ENOB、INL、低噪声采样率要求低重在精度音频采集与回放16-24位SNR、THD、SFDR动态性能优先电机电流环控制12-16位采样率、建立时间速度与同步很重要波形发生器12-16位建立时间、压摆率、毛刺DAC动态性能优先精密电压设定16-20位INL、单调性、温漂静态精度优先5. 动手验证用评估板和STM32快速摸清一颗芯片5.1 测试平台与信号链搭建手册参数只能作为初筛真正决定用不用的还是实测。我的标准流程是先搭一个最小信号链包括高精度基准源、低噪声电源、待测ADC或DAC、主控和评估板。信号源方面测ADC用低失真的信号发生器或者干脆用基准源分压产生直流测DAC用高精度万用表或数据采集卡回读。电源和地要格外小心模拟部分和数字部分分开供电、单点接地去耦电容靠近芯片引脚。很多时候实测结果差不是芯片不行而是电源和布局拖了后腿。这一点在高速或高精度场景下尤其明显。5.2 STM32 SPIDMA高速读取数据的实操主控我常用STM32F103配合CubeMX配置SPI和DMA来高速读取ADC数据避免CPU干预导致采样时序抖动。思路是SPI配置成主机模式时钟极性相位按ADC手册要求设置数据宽度8位或16位DMA配置成外设到内存循环模式缓冲区分块。ADC的转换启动可以用定时器触发保证采样间隔稳定。大致的CubeMX配置要点SPI时钟分频按ADC支持的最高SCLK设置别超速DMA优先级设高如果用定时器触发ADC注意触发沿和采样时间的配合。下面是一段简化的读取逻辑示意实际工程里用HAL库生成即可。// 假设SPI已配置好DMA已绑定到SPI接收 #define BUF_LEN 1024 uint8_t adc_buf[BUF_LEN]; void adc_start(void) { HAL_SPI_Receive_DMA(hspi1, adc_buf, BUF_LEN); } // DMA传输完成回调里处理数据 void HAL_SPI_RxCpltCallback(SPI_HandleTypeDef *hspi) { // 把adc_buf里的原始数据转成电压并做后续处理 process_adc_data(adc_buf, BUF_LEN); // 循环模式下会自动重启若单次模式需手动再启动 }用DMA的好处是采样节奏由硬件保证CPU只负责后处理适合做FFT分析或者过采样平均。实测下来这种方式比中断逐字节读取稳定得多尤其在高采样率时。5.3 FFT分析与数据后处理拿到数据后做FFT是最直观的性能评估手段。把采集到的一串样本加窗常用汉宁窗或布莱克曼窗后做FFT观察基波、谐波和噪声底就能算出SNR、THD、SFDR和ENOB。噪声底越低谐波越小说明芯片和信号链越干净。具体算ENOB时从频谱里提取信号功率、噪声功率和谐波功率按公式换算。如果手头没有专业软件用Python的numpy做FFT也很方便采样率、窗函数、点数设置好结果一目了然。这一步能帮你验证手册标称是否属实也能定位信号链里的问题比如某个频点出现异常尖峰往往是时钟或电源干扰耦合进来的。6. 常见问题与排查技巧实录6.1 常见现象速查表实际调板子时AD/DA相关的问题表现相似但原因各异我整理了一张速查表遇到问题先对号入座。现象可能原因排查方向读数跳字大噪声、前端驱动不足加缓冲、查参考和电源读数整体偏移失调、参考不准校准、换精密基准某些码跳变DNL差、丢码查INL/DNL换型号高速采样数据错乱时序、SPI速率超限降速、查采样时间DAC输出有尖峰毛刺、码切换加采样保持、避开大跳变温漂大参考或运放温漂换低温漂器件、做补偿6.2 几条压箱底的避坑心得第一参考电压的噪声一定要单独评估。我见过好几次精度上不去最后都是参考源在捣乱。用手册给的噪声密度乘以带宽估算一下往往能提前发现问题。第二前端运放不要贪便宜。运放的失调、偏置电流、噪声和带宽任何一项不达标都会拖累后端ADC。选运放时把它的误差贡献算进系统误差预算超过预算的坚决换。第三布局和去耦比参数更重要。模拟走线远离数字和时钟线地平面尽量完整去耦电容紧贴引脚这些基础做不好再好的芯片也发挥不出来。我调过一块板子仅仅是重新规划了地回流路径噪声就降了一半。第四先上评估板再定方案。评估板选型省时省力能让你在真实电路里测参数比在手册上猜靠谱得多。尤其是新接触的型号务必先实测。第五接口速度要留余量。SPI或并行接口跑在芯片极限速率时容易因时序裕量不足出错适当降速往往能换来稳定性系统整体反而更快。我个人在实际操作中的体会是AD/DA选型这件事七分靠读参数三分靠动手测。参数读懂了能砍掉一大批不合适的候选实测做了能把剩下的候选里的坑提前挖出来。两者结合选出来的芯片才真正能用得住、用得久。