把固定输出的低噪声 LDO 换成可调节 LDO 之后输出噪声反而涨了一截——这事我在不止一块板子上碰到过。三年前做一台便携式数据采集前端给 24 位 ADC 的基准缓冲供电原来用的是固定输出版本去掉探头本底之后输出噪声大概 8 µVrms后来因为要配 3.3V 的中间轨工程师顺手改成了同系列的可调节版本分压电阻一焊上去同一套测试条件下100 kHz 处的噪声密度直接抬高了将近 10 dB。芯片没换、封装没换、连批次都是同一卷料带变的只是外面多了两个电阻和少了一颗RC 网络里的电容。这件事的根源不在 LDO 本身而在可调节 LDO 的输出噪声被分压网络按比例放大了。固定输出版本把这套分压网络和前馈补偿做在片内并且经过修调而可调节版本把分压网络甩到了板子上只要工程师不加处理噪声增益就一直是直流时的那一档。补上这个缺口的常规手段就是一颗电容讲究一点的做法是用 Rff 加 Cff 组成RC 网络既把高频噪声增益压下来又不至于把环路推到不稳定。这篇内容围绕RC 网络怎么接、接多大、接完会出什么事展开适合正在用可调节 LDO 做低噪声供电的硬件工程师也适合刚接手噪声测试、被示波器本底折磨过的同学。里面既有公式推导也有元件选型、布局和实测的踩坑记录能直接照着复现。1. 可调节 LDO 的噪声账本多出来的那部分从哪来1.1 噪声增益就是分压比但这句话要拆开看可调节 LDO 的稳压原理和运放的同相放大器一模一样内部基准 Vref 接到误差放大器的一端输出电压经过 R1、R2 分压后回到另一端稳压的结果就是Vout Vref × (1 R1/R2)其中 R1 是 Vout 到 FB 的上分压电阻R2 是 FB 到地的下分压电阻。关键在于误差放大器的输入失调、基准的噪声、放大器自身的等效输入噪声全都和 Vref 串在同一条路径上。环路一旦把 FB 节点的直流电位钉在 Vref 上这些噪声就同样被放大 (1 R1/R2) 倍搬到输出端。这个系数就是常说的噪声增益从 FB 引脚往输出看任何等效输入噪声都乘上它。用闭环形式写更清楚。设误差放大器的开环增益为 A反馈系数 β R2/(R1R2)那么从等效输入噪声 Vn 到输出的传递函数是Vout_n Vn × A/(1 Aβ)在环路增益 Aβ 远大于 1 的频段这个式子近似等于 Vn/β Vn × (1 R1/R2)噪声被完整放大当频率升高、Aβ 掉到 1 以下时传递函数退化成 A 本身输出噪声不再被分压比放大。于是整条输出噪声曲线呈现两个台阶低频段被放大 (1 R1/R2) 倍高频段回到 1 倍中间由环路带宽决定转折位置。固定输出版本的 LDO 之所以噪声好是因为它的分压网络在片内而且片内通常已经并了一颗前馈电容把高频段的 1/β 拉回 1噪声台阶在几百赫兹到几赫兹就开始下降。可调节版本把这段电路留给了用户不加电容台阶就一直平到输出。这就是同一颗芯片可调版本噪声更差的全部原因。1.2 分压电阻自己也在贡献噪声而且不能忽略除了基准和放大器分压电阻本身也是噪声源。把 Vout 看成交流短路在环路带宽内确实如此FB 节点往上看到 R1、往下看到 R2这个节点上的热噪声密度是en_fb √(4kT × (R1∥R2))常温下 4kT ≈ 1.61×10⁻²⁰一颗 7.5 kΩ 的等效电阻对应的噪声密度大约是 11 nV/√Hz。这个噪声同样注入 FB 节点同样被 A/(1Aβ) 传递到输出也就是说它享受和基准噪声完全一样的待遇——在环路带宽内被放大 (1 R1/R2) 倍。把数字代进去就更直观。假设 Vref 0.8 V、Vout 3.3 V噪声增益为 4.125。如果 R1∥R2 7.5 kΩ分压电阻贡献到输出的噪声密度就是 11 × 4.125 ≈ 45 nV/√Hz换成 R1∥R2 750 Ω只剩 3.5 × 4.125 ≈ 14.5 nV/√Hz。差了 10 dB代价是分压电流从 80 µA 涨到 800 µA。这笔账在低功耗产品里很难算得过来所以更聪明的做法是用 RC 网络把电阻噪声的高频部分直接旁路掉而不是一味压低阻值。顺带说一个容易被忽略的选项市面上有一类超低噪声 LDO 的输出电压是用单颗电阻设定的SET 引脚内部是一个恒流源它压根不存在分压网络也就没有分压比噪声增益这回事。如果噪声指标卡得极死、又不需要很宽的电压调节范围直接换这类拓扑比在外面堆 RC 网络省心得多。1.3 拿一个 3.3V 的实例把账算清楚为了后面讨论 RC 取值方便这里固定一组参数Vref 0.8 VVout 3.3 VR2 10 kΩ于是 R1 31.25 kΩ分压电流约 80 µA噪声增益 G 1 31.25/10 4.125对应 20log₁₀(4.125) 12.3 dB。也就是说RC 网络在高频段最多能把噪声压回 12.3 dB这是理论天花板实际能做到多少取决于转折频率落在哪里、环路带宽有多宽。参数数值说明Vref0.8 V芯片内部基准多数低压 LDO 在此量级Vout3.3 V目标输出R131.25 kΩVout 到 FBR210 kΩFB 到地分压电流80 µA直接算进静态功耗噪声增益4.12512.3 dBRC 网络能压回的上限R1∥R27.57 kΩ决定电阻热噪声把这张表记住后面所有取值讨论都围绕它展开。需要提醒的是12.3 dB 是高频平坦段的改善量不是整条噪声曲线积分出来的改善量。因为低频段几十赫兹到几百赫兹的噪声增益并不会被一颗普通的 nF 级电容改变而低频段的 1/f 噪声往往占积分噪声的大头所以实测的总 RMS 改善通常只有 36 dB。2. RC 网络该接在哪三种落点和它们各自能治什么病2.1 上分压电阻并联 Rff 加 Cff治的是噪声增益最正统、也是本文主角的接法是把 RC 网络并在上分压电阻 R1 两端从 Vout 经过 Rff再经过 Cff回到 FB 节点。直流时电容开路分压比不变输出电压不变频率升高到电容开始导通之后R1 被逐步旁路FB 节点看到的等效上臂阻抗下降噪声增益的 1/β 随之变小。极端情况下电容完全短路上臂只剩 Rff噪声增益落到 1 (R1∥Rff)/R2。如果不用 Rff只并一颗 Cff公式最干净噪声增益从 G 1R1/R2 开始下降高频落到 1。加上 Rff 之后高频落点抬高到 1(R1∥Rff)/R2衰减幅度小一点但整个网络的频率特性更可控。这就是要不要串 Rff这个问题的本质纯粹的 Cff 给你最大的衰减串上 Rff 是把一部分衰减换成了可控性。还有一个不写在数据手册里的细节纯 Cff 在射频段对地几乎是短路Vout 上的高频干扰比如后面挂了一颗 DC-DC 或者数字负载切换产生的尖峰会通过 Cff 直接灌进 FB 引脚。FB 是误差放大器的输入端对干扰极其敏感一旦灌进去环路就会试图反向修正输出上出现高频毛刺。串一颗几十欧到几百欧的 Rff正好把这个耦合通道的带内增益压下来。2.2 输出端串 RC 后置滤波治的是宽带残留和纹波第二种接法是把 R 串在 LDO 输出的后面再并一颗电容到地构成一级无源 RC 低通。它的好处是覆盖面广不论噪声来自基准、误差放大器还是分压电阻只要频率高过转折点统统被压掉同时对开关电源残留的纹波也有明显抑制。缺点是三个非常现实的约束。第一是压降。串联电阻上的直流压降等于负载电流乘阻值10 Ω 配 100 mA 就是 1 V直接吃掉压差预算。所以这种接法只适合毫安级的轻载轨比如基准缓冲、传感器偏置。第二是负载调整率串联电阻会让输出电压随负载变化如果反馈点取在电阻之前负载一重输出就塌下去如果取在电阻之后LDO 会把压降补回来但这颗电阻就被拉进了环路多出来的极点可能引起振荡。第三是启动和瞬态负载电流突变时串联电阻上的压降也随之突变输出会出现明显的跌落和恢复过程。我的建议是反馈点一律取在串联电阻之前让它留在环路外面图的是稳同时把负载电流限制在 10 mA 以内并且接受几百毫伏的压降。超过这个范围就别用后置 RC 了换回前馈方案。2.3 NR/SS 引脚上的 RC有就白捡没有别硬加不少低噪声 LDO 会引出一个 NR 引脚专门用来外接电容滤掉基准噪声。基准噪声在噪声预算里往往是第一大头这个引脚上并一颗 1 µF 甚至 10 µF 的电容噪声曲线能整体往下平移一截。更讲究的做法是在电容上串一颗小电阻10 Ω 到 100 Ω把一阶滤波变成 RC 滤波对基准噪声的低频段也有额外抑制。但要注意两点。第一NR 引脚在环路内部给它加 RC 等于给环路加了一个低频极点RC 时间常数太大的话环路穿越频率会被拉低相位裕度跟着掉启动过程也会变慢。所以串阻一定要小而且加完之后必须重新做一次负载瞬态测试。第二并不是所有芯片的 NR 引脚都能当噪声滤波器用有一部分芯片这个引脚其实只承担软启动电容的功能多并大电容会拖慢启动、甚至让芯片在特定条件下无法正常起振具体要看数据手册的说明。2.4 三种落点怎么选一张对照表落点主要作用代价适用条件R1 并联 RffCff压低噪声增益最多 20log₁₀(1R1/R2) dB改动环路高频特性可能降低相位裕度几乎所有可调节 LDO首选输出串 RC宽带噪声与纹波整体压制直流压降、负载调整率变差、瞬态变慢负载不超过 10 mA且压差有富余NR 引脚加 RC抑制基准噪声影响环路低频极点与启动时间芯片确实有 NR 引脚且手册允许三种落点不冲突可以叠加但叠加的时候要把每一级的代价都算进去。实际项目里我一般先用第一种把噪声增益这个最大的坑填上测出来还差得远再考虑第二种或第三种。3. Rff 和 Cff 取值零点、极点与稳定性的三角关系3.1 零点在 1/(2πR1Cff)极点在 (1R1/R2) 倍处只并 Cff 的时候噪声增益的表达式可以写成闭式G_noise(s) 1 (R1/R2)/(1 s·R1·Cff)整理成标准形式分子分母各有一个根高频极点f_p 1/(2π·R1·Cff)噪声增益从这里开始往下掉高频零点f_z (1R1/R2)/(2π·R1·Cff) G × f_p噪声增益在这里停止下降稳定在 1这两个频率的物理含义很清楚f_p 是电容开始把 R1 旁路的位置f_z 是电容把 R1 完全旁路、上臂阻抗只剩下理论上零的位置。用实例代进去R1 31.25 kΩ、Cff 10 nFf_p 509 Hzf_z 2.1 kHz。也就是说这颗 10 nF 电容只能覆盖 500 Hz 以上对 10 Hz100 Hz 的低频噪声几乎无能为力。很多工程师在数据手册上看到推荐加 10 nF 前馈电容照着加了实测发现噪声只降了一点点原因就在这里低频段没被覆盖。如果测试标准是 10 Hz100 kHz 的积分噪声而低频 1/f 噪声又占大头那必须把 Cff 加大到 100 nF 量级才能看到明显收益。Cff 100 nF 时 f_p 51 Hz、f_z 210 Hz覆盖范围才勉强够看。3.2 Cff 把环路高频增益抬起来这是风险的来源有个反直觉的地方Cff 把噪声增益压下去的同时等量地把环路增益抬了上去。因为反馈系数 β R2/(R1R2) 在高频段会从 R2/(R1R2) 涨到 1涨的倍数正好是 (1R1/R2)。环路增益抬高 12.3 dB在 -20 dB/dec 的斜率下意味着穿越频率向上移动约 3.5 倍。这个移动本身不一定是坏事。Cff 在 β 里引入的是一个零点相位超前零点在前、极点在后的结构落到穿越频率附近就是典型的超前补偿相位裕度反而会变好——这也是很多 LDO 数据手册推荐前馈电容的原因之一。风险在于穿越频率被推高之后会不会撞上输出电容的 ESR 零点、或者芯片内部的高频极点。如果撞上了裕度会迅速恶化表现为负载阶跃时出现衰减很慢的振铃甚至持续振荡。所以判断 Cff 加得合不合适不能只看噪声曲线必须配一次负载瞬态测试。经验做法是把 Cff 从目标值往上翻一个数量级做压力测试如果输出仍然干净说明裕度足够如果翻倍就开始振铃说明当前取值已经贴着边界了。3.3 串上 Rff 之后曲线变成什么样引入 Rff 后上臂阻抗变成 R1 与 (Rff 1/sCff) 的并联Z1 R1 × (1 s·Rff·Cff) / (1 s·(R1Rff)·Cff)代进 G 1 Z1/R2整理后得到两个关键结论。转折频率变成 f_p 1/(2π·(R1Rff)·Cff)比不加 Rff 时更低高频落点抬高到 1 (R1∥Rff)/R2也就是衰减幅度变小。举个例子R1 31.25 kΩRff 1 kΩCff 100 nFf_p 从 51 Hz 降到 49 Hz几乎没变高频落点从 1 抬到 1 (31.25k∥1k)/10k 1.097相当于衰减从 12.3 dB 缩到 11.5 dB。损失不到 1 dB但换来的是 FB 节点在射频段不再被短路以及 Cff 的容值误差对环路的影响被削弱。Rff 的取值我一般放在 100 Ω 到 2 kΩ 之间。太小起不到隔离作用太大就会明显吃掉衰减量而且 Rff 自己的热噪声也会串到 FB 节点上——2 kΩ 的噪声密度是 5.7 nV/√Hz已经和分压电阻一个量级了所以别贪大。3.4 启动时间、上电过冲与软启动的配合Cff 跨在 R1 上上电瞬间它必须通过 R1 从 0 充到 Vout−Vref充电时间常数就是 R1×Cff。31.25 kΩ 配 100 nF 是 3.1 ms配 1 µF 就是 31 ms。这段时间里 FB 节点被电容钉住环路认为输出还没到位会持续加大驱动结果是输出上升沿被拉长严重时还会出现上电过冲。如果芯片有软启动引脚务必让 RC 时间常数小于软启动时间的三分之一否则两者会打架启动过程变得不可预测。如果芯片没有软启动就要在输入电源的上升时间上做配合或者干脆把 Cff 限制在几十 nF 以内。我遇到过一例工程师为了降噪把 Cff 加到 4.7 µF结果每十次上电有一次输出冲到 4.2 V把后级的 3.6 V 器件打坏——这种故障在实验室里复现概率低量产抽检很容易漏掉。3.5 一段扫描脚本把参数一次定下来与其在实验台上反复换电容不如先用脚本把曲线扫出来确定量级之后再动手。下面这段代码直接算不同 Cff、Rff 组合下的噪声增益输出高频段的改善量和转折频率import numpy as np # ---- 基本参数 ---- Vout, Vref 3.3, 0.8 R2 10e3 # 下分压电阻FB 到地 R1 R2 * (Vout / Vref - 1) # 上分压电阻Vout 到 FB Gdc 1 R1 / R2 # 直流噪声增益 print(fR1{R1/1e3:.2f}k R2{R2/1e3:.2f}k fGdc{Gdc:.3f} 上限改善{20*np.log10(Gdc):.1f} dB) def noise_gain(f, R1, R2, Rff, Cff): s 1j * 2 * np.pi * f Z1 R1 * (1 s * Rff * Cff) / (1 s * (R1 Rff) * Cff) return np.abs(1 Z1 / R2) f np.logspace(1, 6, 400) cases [(0, 0), (0, 1e-9), (0, 10e-9), (0, 100e-9), (1e3, 100e-9), (1e3, 1e-6)] for Rff, Cff in cases: if Cff 0: g np.full_like(f, Gdc) fp fz float(nan) else: g noise_gain(f, R1, R2, Rff, Cff) fp 1 / (2 * np.pi * (R1 Rff) * Cff) fz (R1 R2) / (2 * np.pi * Cff * (R2 * (R1 Rff) R1 * Rff)) print(fRff{Rff/1e3:5.1f}k Cff{Cff*1e9:6.1f}n ffp{fp:8.1f}Hz fz{fz:9.1f}Hz f100kHz增益{g[-1]:.3f} 改善{20*np.log10(Gdc/g[-1]):.1f}dB)跑出来的结果会把要覆盖哪个频段就得用多大电容这件事量化清楚。我的习惯是先看目标噪声测试的起始频率通常是 10 Hz把 f_p 定在这个频率的十分之一以下再回头看相位裕度能不能守住。守不住就退回上一档。4. 电容和电阻选型的坑漏电、压电、介质吸收4.1 前馈电容的漏电流会直接把输出电压顶上去Cff 并在上分压电阻两端它的绝缘电阻实际上和 R1 并联等效上臂阻值变小输出电压就会偏高。陶瓷电容的绝缘电阻通常按 IR × C 500 s 估算100 nF 对应 5 GΩ在 3.3 V 下的漏电流约 0.66 nA流过 31.25 kΩ 只产生 20 µV 误差完全可忽略。真正危险的是电解电容和一些高容值的老式电容。铝电解的漏电流常在微安量级1 µA 流过 31.25 kΩ 就是 31 mV 的输出偏差而且这个偏差随温度剧烈变化——常温下测得准一到高温或者低温就跑偏。所以前馈电容的选型红线是只用陶瓷C0G 或 X7R、薄膜或云母绝不用电解和钽电容。这一点在量产一致性上尤其重要因为漏电流的批次离散度很大。4.2 压电效应与电压系数噪声测试里的鬼影X7R 是铁电介质天生带压电效应。板子上的机械振动、旁边的风扇、甚至手指按压 PCB都会在电容两端产生毫伏级的电压波动直接耦合进 FB 节点。这个效应在噪声测试里非常讨厌你会看到一条随环境变化、频率集中在几百赫兹到几赫兹的噪声反复改电路都消不掉最后发现是桌上的风扇在吹。另一个坑是电压系数。同一颗 100 nF/16 V 的 X7R在 3.3 V 直流偏置下容值可能掉 15% 以上工作温度的范围内再漂 ±15%两者叠加下来转折频率 f_p 的漂移能到 ±30%。如果原来算出来的 f_p 是 50 Hz实际可能落在 35 Hz 到 70 Hz 之间对噪声性能的影响不大但做一致性分析的时候要把这个裕度预留出来。实用技巧是选耐压更高的同容值电容比如 100 nF/50 V 而不是 100 nF/16 V相同偏置下容值损失小得多代价只是封装大一点。容值小于 10 nF 的场合我基本都用 C0G。C0G 没有压电效应、没有电压系数、温度系数是 ±30 ppm缺点只有一个容值做不大且价格偏高。10 nF 到 100 nF 这个区间就只能在 X7R 和薄膜之间取舍了薄膜电容性能最好但体积大、有极性之分部分薄膜电容对安装方向敏感低压小板子上经常放不下。4.3 分压电阻取多大噪声、静态电流和精度的三角关系电阻取值是三个指标的拉锯。阻值大静态电流小、功耗低但热噪声大、FB 节点的阻抗高更容易拾取干扰阻值小噪声低、抗干扰好但静态电流直接进功耗预算。R1∥R2分压电流FB 节点噪声密度折算到输出适用场景30 kΩ约 27 µA22 nV/√Hz91 nV/√Hz电池供电噪声次优先7.5 kΩ约 80 µA11 nV/√Hz45 nV/√Hz通用低噪声设计1.5 kΩ约 400 µA5 nV/√Hz21 nV/√Hz台式仪表、市电供电750 Ω约 800 µA3.5 nV/√Hz14.5 nV/√Hz噪声指标极严的基准轨精度方面R1 和 R2 的容差直接影响输出电压。用 1% 电阻最坏情况下输出电压偏差约 1.5%用 0.1% 电阻可以压到 0.15% 以内。如果整机对绝对精度要求不高、但对噪声要求高其实可以优先保噪声、精度交给后级校准。反过来如果对精度要求高那就用 0.1% 的薄片电阻但要注意这类电阻的噪声特性和普通厚膜差别不大别指望它同时改善噪声。5. 怎么证明噪声真的降了测量链路与稳定性复核5.1 噪声测试的硬件链路测 10 µVrms 量级的噪声八位示波器直接量是没戏的。普通示波器垂直档位打到最灵敏的 1 mV/div 时本底噪声仍在 50100 µVrms 量级待测信号直接埋在里面。标准链路是被测输出 → 隔直电容 → 低噪声放大器 → 示波器或频谱仪。低噪声放大器的选择有几条硬指标输入噪声密度要低于 1 nV/√Hz至少比待测信号低一个数量级增益 4060 dB带宽覆盖 10 Hz 到 1 MHz输入阻抗 50 Ω 或 1 MΩ 可选。如果放大器是市电供电的接地环路会引入明显的工频及其谐波测试曲线上会出现 50 Hz、100 Hz、150 Hz 的尖峰误以为是 LDO 的问题。有条件就用电池供电的放大器或者至少加一级隔离变压器。隔直电容的选型同样讲究。它要承受输出电压的直流分量3.3 V 或更高、容量足够大以保证低频转折点远低于 10 Hz1 µF 配 50 Ω 输入阻抗转折点在 3.2 kHz远远不够通常需要 100 µF 以上而且自身漏电流要小、不能有压电效应。实践中常用的是一颗大容值 C0G 或者薄膜电容实在放不下就用钽电容加偏置——但这时候必须检查它的 1/f 噪声劣质钽电容在低频段的噪声能把整个测试结果毁掉。5.2 示波器噪声底不够用时的两个土办法不是每个人都有低噪声放大器有两个替代方案。第一个是相干平均把示波器设成多次平均比如 256 次随机噪声按 √N 下降而 LDO 噪声里与触发相关的分量如果触发源就是输入电源会被保留。这个方法的局限是它只能测与触发同步的成分测不出真正的随机噪声但对评估 RC 网络有没有起作用足够了。第二个是差分相减先用短路帽把探头输入短接测一次系统本底再接上被测信号测第二次。两次结果都取 RMS然后用 √(V_meas² − V_floor²) 反推真实噪声。这个方法假设两个噪声源互不相关实际上示波器的本底和信号之间确实基本不相关误差可以接受。但要注意两次测量的垂直档位必须一致档位不同本底也不同减出来的结果全是错的。5.3 稳定性复核负载瞬态与环路注入加了 RC 网络之后环路特性一定变了必须复测稳定性。最省事的方法是负载瞬态用 MOSFET 配合信号发生器做电流阶跃边沿尽量快100 ns 以内幅度覆盖最小到最大负载示波器直接看输出的恢复过程。健康的表现是一到两个过冲周期内收敛过冲幅度在几十毫伏以内如果看到五六个周期还在振或者幅度随时间慢慢衰减说明相位裕度已经接近临界。要定量的话用环路注入法测波特图。在 FB 节点串一颗 1050 Ω 的注入电阻用隔离变压器把扫频信号注进去网络分析仪分别测电阻两端的幅度和相位两者相减就是环路增益。相位裕度目标值我一般定在 60° 以上45° 是底线。注入电阻会略微改变环路但阻值远小于 FB 节点的等效阻抗时7.5 kΩ 对 20 Ω误差可以忽略。一个实操细节注入电阻最好用焊接的贴片电阻不要用夹子接。探头的引线电感和夹子的接触电阻在高频段会引入额外的相位误差测出来的裕度比实际小十几度容易误判。5.4 实测记录与现象解释下面是一组典型数据测试条件Vout 3.3 VIload 50 mA带宽 10 Hz100 kHz室温。噪声密度用频谱仪测积分噪声由 PSD 积分得到。配置100 Hz 密度10 kHz 密度100 kHz 密度积分噪声无 Cff210 nV/√Hz145 nV/√Hz95 nV/√Hz42 µVrmsCff 10 nF205 nV/√Hz78 nV/√Hz32 nV/√Hz31 µVrmsCff 100 nF190 nV/√Hz38 nV/√Hz30 nV/√Hz24 µVrmsCff 100 nF Rff 1 kΩ192 nV/√Hz41 nV/√Hz31 nV/√Hz24.5 µVrms几个现象值得解释。第一100 Hz 处的改善非常有限从 210 降到 190 nV/√Hz 只有 0.9 dB因为 100 nF 对应的 f_p 是 51 Hz100 Hz 刚过转折点衰减还没走完。要想压住低频段Cff 得继续加大到微法级代价是启动时间变成几十毫秒。第二10 nF 到 100 nF 在 100 kHz 处的差别只有 0.5 dB因为两者在高频段都落到了 1 倍的平坦区差别只在中频段。第三加上 Rff 之后各项指标只差 12%说明 1 kΩ 相对于 31.25 kΩ 确实没有明显吃掉衰减量。积分噪声从 42 µVrms 降到 24 µVrms改善 4.9 dB远小于 12.3 dB 的理论上限。原因就是低频 1/f 噪声的权重太大而 RC 网络对低频段无能为力。这也解释了为什么很多工程师抱怨加了电容没什么用——如果测试标准只看 10 Hz100 kHz 的积分值而 1/f 噪声占主导那 Cff 的作用注定被稀释。6. 布局落地FB 节点是全板最娇气的节点6.1 走线长度、接地回流与 Kelvin 取样FB 节点的等效阻抗在 7.5 kΩ 量级属于典型的高阻节点几皮法的杂散电容就能引入一个几百千赫兹的极点。布局的第一条规则是R1、R2、Cff、Rff 这四个元件必须紧贴 FB 引脚摆放走线总长度控制在 5 mm 以内FB 引脚的焊盘下方不要铺任何地铜也不要走其他信号。第二条规则是接地回流。Cff 和 R2 的地端必须就近接到 LDO 的 GND 引脚而不是接到负载的电源地或者大块的地平面上的随机一点。原因是 FB 节点测量的是输出对芯片认为的地的电压如果分压网络的地和芯片的地之间存在毫伏级电位差地弹这个差值会直接叠到输出上。正确的做法是从 LDO 的 GND 引脚引一小段地走线形成一个局部的信号地岛把 R2 和 Cff 的地都挂在这个岛上。如果负载电流较大几百毫安以上输出的取样点应该放到负载端用一对独立的走线Kelvin 走线从负载的电源和地引回 R1 和 R2避免 PCB 铜箔上的压降造成负载调整率误差。但这会引入额外的走线电感对高频噪声的抑制反而不利所以小电流场合不要这么做直接就近取样更稳。6.2 和 DC-DC、数字负载的隔离可调节 LDO 常常用在 DC-DC 的后面做后级稳压这时候要特别小心。DC-DC 的开关节点是整块板子上 dv/dt 最高的地方它的电场会通过杂散电容耦合到 FB 走线上。耦合量虽然只有几毫伏但相对于微伏级的噪声目标来说是毁灭性的表现为输出噪声谱上出现开关频率及其谐波的一串尖峰。隔离手段有三条。物理上FB 走线和 Cff 要远离电感和开关节点两者的距离至少 5 mm中间用地铜隔开。滤波上在 LDO 的输入端加一级 LC 或者磁珠把 DC-DC 的高频残留挡在 LDO 前面。地结构上让 DC-DC 的功率地和 LDO 的信号地在单点汇聚不要让高频回流电流穿过 LDO 的地岛。6.3 从样板到量产的一致性检查清单样板调通不等于量产没问题。RC 网络引入的变量比只有两个分压电阻多得多量产前我一般会过一遍下面这张清单。检查项判据常见问题电容容差与电压系数最坏条件下 f_p 漂移在 ±30% 内X7R 在低压下容值超预期下降电容漏电流常温与高温下输出偏差不超过 1 mV混入电解电容导致输出偏高电阻容差输出电压偏差在规格内用 5% 电阻导致批次偏移启动时间小于系统上电时序要求的三分之一Cff 过大拖慢启动相位裕度全温度范围大于 45°低温下电容容值变化导致裕度下降接地结构R2 与 Cff 的地同点地弹引起输出漂移温度是最容易被忽略的变量。陶瓷电容的容值随温度变化电阻的阻值也随温度变化两者叠加会让转折频率在 -40 ℃ 到 85 ℃ 之间跑出几十个百分点的差异。如果产品要过宽温测试最好在高温和低温下各做一次噪声和瞬态测试别只在常温下测一遍就放行。我自己的习惯是在样板阶段就把 Cff 的取值固定下来同时预留一个位置给 Rff焊 0 Ω 或者不焊量产之后再根据实际测试决定要不要补上。这个小小的预留位置在后期处理高频干扰问题时能救命——总比重新投一版 PCB 强。最后分享一个我踩过两次的小技巧调噪声的时候先把分压电阻的阻值一次性降到目标值再开始调 RC。如果先调 RC 再改电阻前面所有的测量数据全部作废因为分压电阻一改噪声增益和 FB 节点阻抗同时变了RC 的转折频率也跟着变。顺序反过来整个调试过程能省掉至少两天。